[发明专利]带有图形化绝缘埋层的衬底的制作方法

说明书

技术领域

本发明涉及集成电路材料制造领域，尤其涉及一种带有图形化绝缘埋层的衬底的制作方法。

背景技术

SOI器件存在着浮体效应和自热效应，图形化SOI材料是解决上述问题的途径之一。克服SOI器件浮体效应和自热效应的一个最简单、经济的方法就是去掉器件沟道下方的绝缘埋层，形成图形化埋层。

另外，为了获得功能更强大、价格更低廉的芯片，在SOl衬底上集成多种功能（如逻辑电路、存储器等）形成系统芯片（SOC），也是当今集成电路领域的研究热点之一。然而，有一些电路，如RF电路、成像电路和DRAM等，在SOI衬底上的制造工艺并不成熟。这限制了高性能SOC芯片在SOl衬底上的实现。图形化SOI技术可以有效地解决上述问题。

现有技术的图形化SOI衬底是通过隔离氧注入（SIMOX）工艺形成的，缺点在于顶层器件层在与图形化埋层的边缘对应的位置具有明显的缺陷，这是是由离子注入会造成顶层半导体层的损伤，这一损伤原本是要靠注入后的退火来恢复，但由于绝缘埋层是图形化的，因此在退火过程中图形化埋层的边缘会有热适配应力存在，这一应力阻碍了晶格的恢复，从而形成了缺陷。

发明内容

本发明所要解决的技术问题是，提供一种带有图形化绝缘埋层的衬底的制作方法，能够降低顶层器件层的晶体缺陷。

为了解决上述问题，本发明提供了一种带有图形化绝缘埋层的衬底的制作方法，包括如下步骤：提供支撑衬底和器件衬底；在支撑衬底用于键合的表面内形成凹槽；采用绝缘材料填充凹槽，从而形成图形化绝缘埋层；将器件衬底和支撑衬底键合在一起；减薄器件衬底至预定厚度。

可选的，所述填充凹槽的步骤进一步包括：在支撑衬底表面以及凹槽中沉积绝缘材料，在支撑衬底表面形成连续的绝缘埋层；减薄绝缘埋层的表面直至露出支撑衬底的表面，从而形成图形化的绝缘埋层。

可选的，所述减薄绝缘埋层的步骤进一步是采用抛光的方法。

可选的，所述绝缘材料为氧化硅、氮化硅或者氮氧化硅。

可选的，所述支撑衬底和器件衬底的材料为单晶硅。

可选的，所述器件衬底内进一步包含腐蚀停止层。

可选的，所述器件衬底和支撑衬底具有不同的电阻率。

本发明的优点在于，图形化的绝缘埋层是采用沉积或者热氧化工艺形成的，故绝缘性能良好，而且器件衬底并未受到注入影响，缺陷密度低，尤其是在与图形边界的对应处不会形成缺陷。

附图说明

附图1所示是本发明的具体实施方式所述方法的实施步骤示意图。

附图2A至附图2F所示是上述方法的工艺流程图。

具体实施方式

下面结合附图对本发明提供的带有图形化绝缘埋层的衬底的制作方法的具体实施方式做详细说明。

附图1所示是本具体实施方式所述方法的实施步骤示意图，包括：步骤S100，提供支撑衬底和器件衬底；步骤S110，在支撑衬底用于键合的表面内形成凹槽；步骤S121，在支撑衬底表面以及凹槽中沉积绝缘材料，从而在支撑衬底表面形成连续的绝缘埋层；步骤S122，减薄绝缘埋层的表面直至露出支撑衬底的表面，从而形成图形化的绝缘埋层；步骤S130，将器件衬底和支撑衬底键合在一起；步骤S140，减薄器件衬底至预定厚度。

附图2A至附图2F所示是上述方法的工艺流程图。

附图2A所示，参考步骤S100，提供支撑衬底200和器件衬底210，所述器件衬底内包含腐蚀停止层211。所述腐蚀停止层211用于在后续减薄工艺中更精确地控制腐蚀去除量，准确获得预定厚度。本具体实施方式中，支撑衬底200和器件衬底210的材料为单晶硅，在其他的具体实施方式中，上述两个衬底的材料可以选自于任何一种常见的半导体衬底材料。支撑衬底200和器件衬底210可以具有不同的电阻率。

附图2B所示，参考步骤S110，在所述支撑衬底200用于键合的表面内形成凹槽201。本具体实施方式以4个凹槽201举例，在其他的具体实施方式中，可以进一步包含更多或者更少的凹槽201。形成凹槽可以采用光刻和腐蚀的方法，所述腐蚀可以是干法腐蚀或者湿法腐蚀。

附图2C所示，参考步骤S121，在支撑衬底200表面以及凹槽201中沉积绝缘材料，从而在支撑衬底200表面形成连续的绝缘埋层220。所述绝缘材料为氧化硅、氮化硅或者氮氧化硅，形成绝缘埋层220的工艺可以是气相沉积工艺等。