[发明专利]量子场分布的Trench MOSFET沟槽终端结构及制造方法

说明书

技术领域

本发明属于半导体工艺领域的集成电路制造方法，涉及一种量子场分布的Trench MOSFET沟槽终端结构及制造方法。

背景技术

D.Ueda等人于1985年提出了Trench MOSFET结构，作为一种在VDMOS基础上发展起来的新型垂直结构器件，相对VDMOS相比具备更低的导通电阻，低栅漏电荷密度，从而有低的导通和开关损耗及更快的开关速度，同时由于Trench MOSFET的沟道是垂直的，故可以进一步提高沟道密度，减小芯片尺寸，降低制造成本。

目前，Trench MOSFET结终端保护措施主要使用场板与场限环相结合的终端技术。

场限环技术虽然具有生产简单，可以达到较高击穿电压的优点，但它对界面电荷非常敏感，使场限环的作用大打折扣。而金属场板技术对界面电荷不是很敏感，并且与主结电极接在一起时消除界面电荷对器件表面的影响，但在场板边缘处电场集中，这可以在场板边缘处附加一个保护环来减弱场板和衬底的高电位差引起的电场集中。因而提出金属场板和场限环相结合的终端结构。这种场板与场限环的综合，结合了两者的优点。采用这种结构的器件不仅可以实现较高击穿电压的要求，而且还有较好的可靠性。

如图2所示，在硅片边界17附近示出现有技术的一种终端结构纵剖面图，硅片边界附近共有3个环形体区25，形成三个保护结构以提高终端耐压，体区25之间的间距根据需要的耐压设定，在体区25的转弯处16，电场线分布集中，为体区25和外延层22之间的耐压薄弱点，当发生击穿时，首先在此处发生击穿。从硅片表面俯视，这些环形体区位于硅片边界附近，包围硅片内部结构。

但在多场限环和偏移场板相结合的设计中，每个环上场板长度和环间距的确定是一个难点。而且在高压器件中，这种结构要占用较大的芯片面积，在特征尺寸不断减小，芯片面积不断缩小的今天，这种技术无疑已经没有优势。

发明内容

为克服现有终端技术设计难度大，占用芯片面积大的技术缺陷，本发明提供一种量子场分布的Trench MOSFET沟槽终端结构及制造方法。

本发明所述量子场分布的Trench MOSFET沟槽终端结构,包括外延层，及位于外延层中的第一隔离槽和平行于第一隔离槽，且位于第一隔离槽靠近硅片边界一侧的第二隔离槽；第一隔离槽、第二隔离槽深度相同，且具有如下所述的相同结构：内部都有悬空场板，所述悬空场板与隔离槽内壁之间有栅氧化层，所述第一隔离槽和第二隔离槽之间连接有短隔离槽，所述短隔离槽的结构与第一隔离槽和第二隔离槽相同，且短隔离槽的悬空场板连接第一隔离槽和第二隔离槽的悬空场板。

优选的，还包括位于第二隔离槽靠近硅片边界一侧并与第二隔离槽结构相同的第三隔离槽，所述第三隔离槽和第二隔离槽之间连接有与第二隔离槽结构相同的短隔离槽，短隔离槽的悬空场板连接第二隔离槽和第三隔离槽的悬空场板。

优选的，隔离槽之间的短隔离槽有多个，短隔离槽的分布间距是隔离槽距离的3至10倍。

优选的，短隔离槽的分布间距是隔离槽距离的5倍。

优选的，还具备如下特征：在第一隔离槽远离硅片边界一侧还有沟槽，沟槽远离硅

片边界一侧具有体区；体区上面还有源区；在硅片表面还具备隔离氧化层，在隔离氧化层上有与源区形成良好欧姆接触的源级接触结构；沟槽内部有栅电极板，栅电极板与沟槽内壁之间还有栅氧化层；所述沟槽深度与隔离槽相同。

优选的，所述沟槽具备至少如下之一特征：

A．沟槽的栅氧化层结构和成分与隔离槽相同；

B．沟槽的栅电极板与隔离槽的场板结构和成分相同。

优选的，所述源区(27)的注入浓度比外延层(22)掺杂浓度大两个数量级。

优选的，包括位于外延下方的衬底，所述衬底电阻率为1~3‰ohm-cm。

本发明还公开一种量子场分布的Trench MOSFET沟槽终端结构制造方法，用于制造包括如上所述量子场分布的Trench MOSFET沟槽终端结构的硅片，其特征在于：包括制造短隔离槽的步骤，所述短隔离槽的制造是与第一隔离槽和第二隔离槽同步同时完成的。

优选的，所述沟槽的制造步骤全部包含于隔离槽的制造步骤中。