[发明专利]一种四核处理器系统共享单一程序存储器的方法

权利要求书

1.一种四核处理器系统共享单一程序存储器的方法，其特征在于：所述四核处理器系统的四个处理器分别是Core0，Core1，Core2，Core3，它们在地址总线上对应的存储器访问地址为addr0,addr1,addr2,addr3,Core0和Core1属于集合A1，由时钟φ₁驱动，Core2和Core3属于集合A2，由时钟φ₂驱动，共享存储器SMEM由时钟HCLK驱动，φ₁和φ₂是一对相位相反的时钟，频率是HCLK的一半；所述共享单程序存储器分为奇地址块和偶地址块；

具体实现步骤如下：

（1）在时钟φ₁上升沿到来时，进入的是集合A1中Core0和Core1的存储器读地址addr0和addr1，将addr0和addr1送至访问竞争仲裁逻辑及控制信号产生单元，产生访问存储器类型选择信号TPS0和TPS1，访问存储器地址奇偶块选信号BNS0和BNS1，以及等待状态信号WS0和WS1；在时钟φ₂上升沿到来时，进入的是集合A2中Core2和Core3的存储器读地址addr2和addr3，将addr2和addr3送至访问竞争仲裁逻辑及控制信号产生单元，产生访问存储器类型选择信号TPS2和TPS3，访问存储器地址奇偶块选信号BNS2和BNS3，以及等待状态信号WS2和WS3；

（2）在HCLK的上升沿到来时，若WS0或WS1=0，则读取addr0或addr1对应的数据，此时若BNS0或BNS1=0将读取的数据即奇地址块数据送至多路分配器0，否则将读取的数据即偶地址块数据送至多路分配器1，若WS0或WS1=1，则不会读取addr0或addr1对应的数据，将相应的地址addr0或addr1延迟2个HCLK时钟周期，然后跳转至（1），若WS2或WS3=0，则读取addr2或addr3对应的数据，此时若BNS2或BNS3=0将读取的数据即奇地址块数据送至多路分配器0，否则将读取的数据即偶地址块数据送至多路分配器1，若WS2或WS3=1，则不会读取addr2或addr3对应的数据，将相应的地址addr2或addr3延迟2个HCLK时钟周期，然后跳转至（1）；

（3）在HCLK的上升沿到来时，将输入到多路分配器0的数据转变为两路输出A1data_odd和A2data_odd，将输入到多路分配器1的数据转变为两路输出A1data_even和A2data_even,然后将A1data_odd和A2data_even分别送至多路选择器00和多路选择器10，然后将A2data_odd和A2data_evne分别送至多路选择器20和多路选择器30；

（4）在时钟φ₁上升沿到来时，若BNS0或BNS1=0，则多路选择器00或10的输出为A1data_odd,,若BNS0或BNS1=1，则多路选择器00或多路选择器10的输出为A1data_even，将多路选择器00或多路选择器10的输出送至锁存器0或锁存器1；在时钟φ₂上升沿到来时，若BNS2或BNS3=0，则多路选择器20或多路选择器30的输出为A2data_odd,,若BNS2或BNS3=1，则多路选择器20或多路选择器30的输出为A2data_even，将多路选择器20或多路选择器30的输出送至锁存器2或锁存器3；

（5）将输入到锁存器0和锁存器1的数据锁存半个时钟φ₁周期后输出数据data0和data1，然后将锁存器0和锁存器1的输出数据送至多路选择器01和多路选择器11，将输入到锁存器2和3的数据锁存半个时钟φ₂周期后输出数据data2和data3，然后将锁存器2和锁存器3的输出数据送至多路选择器21和多路选择器31；

（6）在时钟φ₁上升沿到来时，若TPS0或TPS1=0，则多路选择器01或多路选择器11的输出为data0或data1，若TPS0或TPS1=1，则多路选择器的输出为本地存储器访问地址对应的数据，在时钟φ₂上升沿到来时，若TPS2或TPS3=0，则多路选择器21或多路选择器31的输出为data2或data3，若TPS2或TPS3=1，则多路选择器的输出为本地存储器访问地址对应的数据；

（7）在时钟φ₁上升沿到来时，将多路选择器01和多路选择器11的输出数据送至Core0和Core1，在时钟φ₂上升沿到来时，将多路选择器21和多路选择器31的输出数据送至Core2和Core3，完成一次数据的读取操作，然后跳转至步骤（1）。

2.根据权利要求1所述的四核处理器系统共享单一程序存储器的方法，其特征在于：所述第（1）步中，将同一组A1或A2的两个地址送至访问竞争仲裁逻辑及控制信号产生单元产生等待状态信号WS0和WS1或WS2和WS3具体步骤如下：

（11）判断两地址addr0和addr1或addr2和addr3是否相等，若否则WS0=WS1=0或WS2=WS3=0，若是则进入（12）；

（12）判断addr0或addr2当前值的最低有效位与前一时钟周期内的最低有效位是否相等，判断addr1或addr3当前值的最低有效位与前一时钟周期内的最低有效位是否相等，得到四种结果，将结果简化表示为addr0或addr2=是或否，addr1或addr3=是或否，进入（13）；

（13）根据（12）的判断结果，若addr0或addr2=是，addr1或addr3=否，则WS0或WS2=1，WS1或WS3=0，若addr0或addr2=否，addr1或addr3=是，则WS0或WS2=0，WS1或WS3=1，若addr0或addr2=是，addr1或addr3=否或addr0或addr2=否，addr1或addr3=否则切换特定寄存器的P比特位，即原来为0变为1，原来为1变为0，此时若P=1，则WS0或WS2=0，WS1或WS3=1，若P=0，则WS0或WS2=1，WS1或WS3=0。