[发明专利]锁相环电路和该锁相环电路中的方法

说明书

技术领域

本申请涉及电路，特别涉及但不限于一种锁相环电路和该锁相环电路中的方法。

背景技术

锁相环路(PLL)是产生输出信号的控制系统，该输出信号也被称为F_N时钟，其相位与输入“基准”信号的相位有关，该输入“基准”信号也被称为F_ref时钟。

锁相环路上电后，F_ref时钟与F_N时钟具有初始相位误差，其范围从0到2π。该锁相环路只能在该相位误差已被消除后才开始锁定操作。

发明内容

在一实施例中，提供了一种锁相环(PLL)电路，一锁相环电路包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)、分频器(FD)、以及复位模块。该鉴频鉴相器(PFD)接收第一和第二输入信号，并依据上述第一和第二输入信号的相位和频率的差值而输出第一和第二调整参数。该电荷泵(CP)与该鉴频鉴相器(PFD)连接，依据该第一和第二调整参数产生电流。该低通滤波器(LPF)与该电荷泵(CP)连接，并依据上述电流产生电压。该压控振荡器与该低通滤波器连接，并依据上述电压产生振荡频率。该分频器接收和将该振荡频率分频，并产生该第二输入信号。该复位模块产生复位信号以提供给该分频器，其中该复位模块接收该第一输入信号。

在另一实施例中，提供了该锁相环(PLL)电路中的一种方法，包括：通过鉴频鉴相器接收第一输入信号和第二输入信号，并依据上述第一输入信号和第二输入信号的相位和频率的差值而输出第一调整参数和第二调整参数；通过电荷泵，依据上述第一调整参数和第二调整参数产生电流；通过低通滤波器依据上述电流产生电压；通过压控振荡器(VCO)，依据上述电压产生振荡频率；通过分频器接收该振荡频率，将该振荡频率分频，使用该被分频的振荡频率产生该第二输入信号；以及通过复位模块，产生复位信号以提供给该分频器。

附图说明

本发明的非限制性和非详尽的各实施例将参照下列附图进行说明，其中类似参考数字标记除详细说明外在各种示图中指示类似部件。

图1是根据本发明一实施例的锁相环电路的原理图。

图2示出了输入压控振荡器的控制电压V_ctrl和该压控振荡器的输出频率Fvco之间的关系。

图3A说明第二输入信号F_N的相位落后于第一输入信号F_ref的相位的情形。

图3B说明第二输入信号F_N的相位超前于第一输入信号F_ref的相位的情形。

图4是根据本发明一实施例的复位模块的电路图。

图4A是根据本发明另一实施例的复位模块100A。

图4B是根据本发明另一实施例的复位模块100B。

图5是根据本发明一实施例的部分锁相环电路50的结构图。

图6示出了根据本发明一实施例的说明复位信号和第二输入信号F_N的顺序的简略图。

图7是根据本发明另一实施例的说明复位信号、第二输入信号F_N、以及第五D型触发器的Q输出的顺序的简略图。

图8是根据本发明一实施例的锁相环电路中的方法的流程图。

具体实施方式

现将对本发明的各种方面和实例进行说明。以下的描述为了全面理解和说明这些实例而提供了特定细节。但是，本领域的技术人员可以理解，即使没有许多的这些细节，也可以实施本发明。此外，一些公知结构或功能可能没有被示出或详细描述，以避免不必要地模糊相关说明。

图1示出了根据本发明一实施例的锁相环路的原理图。

如图1所示，该锁相环(PLL)电路10包含复位模块(100)、鉴频鉴相器(PFD)105、电荷泵(CP)110、低通滤波器(LPF)115、压控振荡器(VCO)120、以及分频器(FD)125。

上述鉴频鉴相器105被配置成接收第一输入信号F_ref和第二输入信号F_N，并依据上述第一输入信号F_ref和第二输入信号F_N的相位和频率的差值而输出图1中被标记为UP(up)的第一调整参数和图1中被标记为DN(down)的第二调整参数。该第一输入信号包括上述F_ref时钟信号(在图1中被标记为F_ref)，而该第二输入信号包括上述F_N时钟信号(在图1中被标记为F_N)。该第一调整参数UP和该第二调整参数DN之间的差值与该第一输入信号F_ref和该第二输入信号F_N的相位和频率的差值成比例。

该电荷泵110与该鉴频鉴相器105连接，并被配置成依据该第一调整参数UP和该第二调整参数DN产生电流。

该低通滤波器115与该电荷泵110连接。该低通滤波器115被配置成依据上述电流产生电压。