[发明专利]记忆元件及其制造方法

权利要求书

1.一种记忆元件，其特征在于其包括：

一基底，所述基底中具有多个沟渠，各沟渠沿一第一方向排列；

多个第一绝缘结构，位于所述沟渠中；

多条位线，位于所述第一绝缘结构下方的所述基底中；

多个介电层，各介电层位于相邻的两个第一绝缘结构之间的所述基底上；

多对电荷储存结构，各电荷储存结构位于相邻的所述第一绝缘结构与所述介电层之间的所述基底上；以及

多条字线，各字线沿一第二方向排列，覆盖所述第一绝缘结构、所述电荷储存结构、所述介电层以及部分所述基底。

2.根据权利要求1所述的记忆元件，其特征在于其中每一字线是由单一的导体层所组成，且所述单一的导体层填入于相邻两对电荷储存结构之间的第一间隙以及各对电荷储存结构之间的第二间隙。

3.根据权利要求1所述的记忆元件，其特征在于其还包括多个第二绝缘结构，且其中

每一第二绝缘结构，位于相对应的所述第一绝缘结构上，填入于相邻两对电荷储存结构之间的第一间隙；

每一字线包括一图案化的第一导体层与一图案化的第二导体层，其中：

每一图案化的第一导体层，位于相邻的两个第二绝缘结构之间,填入于各对电荷储存结构之间的第二间隙，且覆盖所述电荷储存结构以及所述介电层；以及

所述图案化的第二导体层，覆盖于所述图案化的第一导体层与所述第二绝缘结构。

4.一种记忆元件，其特征在于其包括：

一基底，所述基底中具有多个沟渠，各沟渠沿一第一方向排列；

多个第一绝缘结构，位于所述沟渠中；

多条位线，位于所述第一绝缘结构下方的所述基底中；

多个介电层，各介电层位于相邻的两个第一绝缘结构之间的所述基底上；

多对电荷储存结构，各电荷储存结构位于相邻的所述第一绝缘结构与所述介电层之间的所述基底上；以及

多条字线，各字线沿一第二方向排列，所述字线是由单一的导体层所组成，且所述导体层填入于相邻两对电荷储存结构之间的第一间隙以及各对电荷储存结构之间的第二间隙，并且与所述第一绝缘结构、所述电荷储存结构、所述介电层以及部分所述基底接触。

5.根据权利要求4所述的记忆元件，其特征在于其中所述电荷储存结构包括一介电电荷储存层。

6.一种记忆元件的制造方法，其特征在于其包括以下步骤：

在一基底中形成多个沟渠，各所述沟渠沿一第一方向排列；

形成多个第一绝缘结构，于所述沟渠中；

形成多条位线，各位线位于所述第一绝缘结构下方的所述基底中；

形成多个介电层，各介电层位于相邻的两个第一绝缘结构之间的所述基底上；

形成多对电荷储存结构，各电荷储存结构位于相邻的所述第一绝缘结构与所述介电层之间的所述基底上；以及

形成多条字线，各所述字线沿一第二方向排列，覆盖所述第一绝缘结构、所述电荷储存结构、所述介电层以及部分所述基底。

7.根据权利要求6所述的记忆元件的制造方法，其特征在于其中形成所述字线的步骤包括：

形成单一的导体层；以及

图案化所述单一的导体层以形成所述字线，所述字线填入于相邻两对电荷储存结构之间的第一间隙以及各对电荷储存结构之间的第二间隙，并且与所述第一绝缘结构、所述电荷储存结构、所述介电层以及部分所述基底接触。

8.根据权利要求7所述的记忆元件的制造方法，其特征在于其中所述电荷储存结构、所述介电层、所述位线以及所述字线的形成方法包括：

在所述基底上形成一电荷储存堆叠层；

图案化所述电荷储存堆叠层，以形成多个图案化的所述电荷储存堆叠层，所述图案化的所述电荷储存堆叠层之间具有所述第二间隙；

在所述第二间隙中形成所述介电层；

形成一掩膜层，覆盖所述图案化的所述电荷储存堆叠层、所述介电层以及所述基底，并且填入于所述第二间隙中；

图案化所述掩膜层与所述图案化的所述电荷储存堆叠层，以形成多个图案化的掩膜层与所述电荷储存结构，并形成所述第一间隙，裸露出所述第一绝缘结构；

以所述图案化的掩膜层为掩膜，进行离子植入工艺，于所述第一绝缘结构下方的所述基底中形成所述位线；

移除所述图案化的掩膜层，裸露出所述第二间隙与所述第一间隙；以及

形成所述字线。