[发明专利]非易失性记忆胞及其制造方法

说明书

技术领域

本发明涉及一种集成电路及其制造方法，特别是涉及一种非易失性记忆胞及其制造方法。

背景技术

非易失性记忆体允许多次的数据编程、读取及擦除操作，甚至在记忆体的电源中断后还能保存储存于其中的数据。由于这些优点，非易失性记忆体已成为个人电脑与电子设备中广泛使用的记忆体。

熟知的应用电荷储存结构(charge storage structure)的可电编程及擦除(electrically programmable and erasable)非易失性记忆体技术,如电子可擦除可编程只读记忆体(EEPROM)及快闪记忆体(flash记忆体)，已使用于各种现代化应用。快闪记忆体设计成具有记忆胞阵列，其可以独立地编程与读取。一般的快闪记忆体记忆胞将电荷储存于浮置栅。另一种类似一般快闪记忆体的非易失性记忆体则是使用氮化硅来制作电荷捕捉结构(charge-trapping structure)，以取代浮置栅的导体材料。当氮化硅的电荷捕捉记忆胞被编程时，电荷被捕捉且不会移动穿过氮化硅的电荷捕捉结构。在不持续供应电源时，电荷会一直保持在氮化硅电荷捕捉层中，维持其数据状态，直到记忆胞被擦除。由于电荷不会移动穿过氮化硅电荷捕捉层，因此电荷可位于不同的电荷捕捉处。换言之，电荷捕捉结构型的快闪记忆体元件中，在每一个记忆胞中可以储存一个位元以上的信息。

目前已有多种方法提出来制作上述两种非易失性记忆体,但是由于制作隔离结构的沟渠顶角容易在制造过程中裸露出来或是遭受蚀刻的破坏,使得沟渠顶角上所形成的穿隧介电层的厚度较薄,造成记忆体可靠度上的问题。再者,若要借由回蚀刻降低隔离结构的高度以提升栅极耦合比(GCR)，则必须避免沟渠顶角上方的穿隧介电层遭受蚀刻的破坏而变得更薄,因此，其回蚀刻工艺也必须要精确控制，其工艺裕度非常小。

由此可见，上述现有的非易失性记忆胞及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非易失性记忆胞及其制造方法,实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的非易失性记忆胞存在的缺陷，而提出一种新的非易失性记忆胞，所要解决的技术问题是使其具有高的栅极耦合比与可靠度，非常适于实用。

本发明的另一目的在于，克服现有的非易失性记忆胞的制造方法存在的缺陷，而提出一种新的非易失性记忆胞的制造方法，所要解决的技术问题是使其制造过程具有足够的工艺裕度，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非易失性记忆胞,包括基底、电荷储存结构以及穿隧介电层。基底中具有隔离结构,定义出主动区。电荷储存结构位于主动区上。电荷储存结构的底部宽度实质上等于主动区的宽度，电荷储存结构的侧壁与基底的上表面的第一夹角不同于隔离结构的侧壁与基底的上表面的第二夹角。穿隧介电层位于电荷储存结构与基底之间。穿隧介电层的下表面平坦,且穿隧介电层的上表面实质上与基底的上表面平行。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非易失性记忆胞，其中所述的电荷储存结构的材料为电荷捕捉层或导体层。

前述的非易失性记忆胞，其中所述的第一夹角小于上述第二夹角。

前述的非易失性记忆胞，其中所述的电荷储存结构的中间宽度与其底部宽度实质上相同，或其差异小于10nm。

前述的非易失性记忆胞，其中所述的电荷储存结构的中间宽度与其顶部宽度或实质上相同，或其差异小于10nm。