[发明专利]非易失性记忆胞及其制造方法在审
申请号: | 201310164784.7 | 申请日: | 2013-05-07 |
公开(公告)号: | CN104143551A | 公开(公告)日: | 2014-11-12 |
发明(设计)人: | 马处铭 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L21/8247 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张华辉 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性 记忆 及其 制造 方法 | ||
1.一种非易失性记忆胞,其特征在于其包括:
基底,该基底中具有隔离结构,定义出主动区;
电荷储存结构,位于该主动区上,其中该电荷储存结构的底部宽度实质上等于该主动区的宽度,该电荷储存结构的侧壁与该基底的上表面的第一夹角不同于该隔离结构的侧壁与该基底的该上表面的第二夹角;以及
穿隧介电层,位于该电荷储存结构与该基底之间,其中该穿隧介电层的下表面平坦,且该穿隧介电层的上表面与该基底的该上表面平行。
2.根据权利要求1所述的非易失性记忆胞,其特征在于其中该电荷储存结构的材料为电荷捕捉层或导体层。
3.根据权利要求1所述的非易失性记忆胞,其特征在于其中该第一夹角小于该第二夹角。
4.根据权利要求1所述的非易失性记忆胞,其特征在于其中该电荷储存结构的中间宽度与其底部宽度相同,或其差异小于10nm。
5.根据权利要求1所述的非易失性记忆胞,其特征在于其中该电荷储存结构的中间宽度与其顶部宽度相同,或其差异小于10nm。
6.一种非易失性记忆胞的制造方法,其特征在于其包括以下步骤:
在基底上形成多个图案化的罩幕层;
在该些图案化的罩幕层的侧壁形成多个间隙壁;
以该些图案化的罩幕层与该些间隙壁为罩幕,移除部分该基底,以形成多个沟渠,其中任意相邻两个沟渠之间定义出主动区;
形成多个隔离结构,该些隔离结构位于该些沟渠中并且向上延伸至该些间隙壁之间;
移除该图案化的罩幕层与该些间隙壁,以在该些隔离结构之间以及该些主动区上形成多个开口;以及
在每一开口中形成穿隧介电层与电荷储存结构,其中,该些穿隧介电层的下表面平坦且与该基底的上表面平行,该些电荷储存结构的底部宽度等于对应的该些主动区的宽度,该些电荷储存结构的侧壁与该基底的该上表面的第一夹角不同于该隔离结构的侧壁与该基底的该上表面的第二夹角。
7.根据权利要求6所述的非易失性记忆胞的制造方法,其特征在于其还包括:
在该些间隙壁与该些图案化的罩幕层之间形成多个衬层;以及
在每一开口中形成该穿隧介电层与该电荷储存结构之前,移除该些衬层。
8.根据权利要求7所述的非易失性记忆胞的制造方法,其特征在于其中该衬层与该些间隙壁的材料不同,且与该些图案化罩幕层的材料不同。
9.根据权利要求6所述的非易失性记忆胞的制造方法,其特征在于其中形成该些隔离结构的步骤包括:
在该基底上形成一绝缘层,并填入于该些沟渠中;以及
进行平坦化工艺,移除该罩幕层上的该绝缘层。
10.根据权利要求9所述的非易失性记忆胞的制造方法,其特征在于其还包括回蚀刻该沟渠上的该绝缘层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310164784.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:记忆元件及其制造方法
- 下一篇:一种静电释放保护电路版图及集成电路
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的