[发明专利]移位寄存单元、移位寄存器和显示装置

说明书

技术领域

本发明涉及有机发光显示领域，具体地，涉及一种移位寄存单元、一种包括该移位寄存单元的移位寄存器和一种包括该移位寄存器的显示装置。

背景技术

随着平板显示的发展，高分辨率、窄边框成为发展的潮流，而在显示面板上集成栅极驱动电路是实现高分辨率、窄边框显示最重要的解决办法。

图1中所示的是现有的基本的移位寄存单元的电路图，如图1所示，该基本的移位寄存单元包括驱动晶体管T1、输出下拉晶体管T2、复位晶体管T9、自举电容20、存储电容30、第一时钟信号输入端CK、第二时钟信号输入端CKB、驱动信号输入端OUT（n-1）、复位端Reset和驱动信号输出端OUT（n）。

在图1中，上拉节点PU点为与驱动晶体管T1的栅极连接的节点，下拉节点PD为与输出下拉晶体管T2的栅极连接的节点。从驱动信号输入端OUT（n-1）输入起始信号STV，VGL为低电平。图2中所示的是图1中的移位寄存单元在工作时各信号的时序图，VGH为高电平。

a-si（非晶硅）和p-si（多晶硅）制成的薄膜晶体管为增强型薄膜晶体管，当使用增强型TFT技术制作该基本的移位寄存单元电路时，图1中所示的移位寄存单元可以正常工作（如图2的实线部分所示）。

近年来，氧化物薄膜晶体管作为一种非常有潜力的半导体技术，相比于p-si工艺更简单，成本更低，相比于a-si迁移率更高，因而越来越受到重视，未来很可能是OLED，柔性显示的主流背板驱动技术。然而氧化物薄膜晶体管具有耗尽型的特点（与增强型薄膜晶体管的差别见图3和图4，图3为增强型薄膜晶体管的特性曲线图）纵轴为薄膜晶体管漏极的电流，横轴为栅源极的电压，从图3中所示的增强型薄膜晶体管的特性曲线图中可以看出，当Vgs（栅源电压）电压为零时，id(漏极电流)为零，说明Vgs为零时，增强型薄膜晶体管完全关闭；从图4中耗尽型薄膜晶体管的特性曲线图中可以看出，同样纵轴为漏极电流，横轴为栅源电压，但该图显示的却是Vgs为零时，id远大于零，而只有在栅源电压为一定的负电压时，id才为零。

如图2中虚线部分所示，将耗尽型薄膜晶体管应用于图1中所示的电路时，并不能正常工作。

发明内容

本发明的目的在于提供一种移位寄存单元、一种包括该移位寄存单元的移位寄存器和一种包括该移位寄存器的显示装置，所述移位寄存单元中可以使用耗尽型薄膜晶体管。

为了实现上述目的，作为本发明的一个方面，提供一种移位寄存单元，该移位寄存单元包括驱动信号输入端、驱动信号输出端、第一时钟信号输入端、第二时钟信号输入端、驱动晶体管和输出下拉晶体管，其中，所述输出下拉晶体管的栅极与所述第二时钟信号输入端相连，所述驱动信号输入端输入的低电平为第一低电平，所述输出下拉晶体管的源极与第一低电平输出端连接，所述第一时钟信号输入端和所述第二时钟信号输入端输入的低电平均为第二低电平，所述第一低电平与所述第二低电平的差值大于所述下拉晶体管的临界电压的绝对值，使得所述下拉晶体管能够在求值阶段关闭。

优选地，所述驱动晶体管的栅极形成为上拉节点，所述移位寄存单元还包括与所述上拉节点连接的开关单元，所述开关单元能够在预充电阶段将所述上拉节点与所述驱动信号输入端导通，以对与所述驱动晶体管并联的电容充电，并且所述开关单元能够在求值阶段将所述上拉节点与所述驱动信号输入端断开，以防止所述上拉节点漏电。

优选地，所述开关单元包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的栅极与所述第二时钟信号输入端相连，所述第一开关晶体管的漏极与所述驱动信号输入端相连，所述第一开关晶体管的源极与所述第二开关晶体管的漏极相连，所述第二开关晶体管的栅极与所述驱动信号输入端相连，所述第二开关晶体管的源极与所述上拉节点相连。

优选地，所述移位寄存器单元包括下拉单元和下拉晶体管，所述下拉晶体管的栅极与所述下拉单元相连，所述下拉晶体管的源极与第二低电平输出端相连，所述下拉单元能够在求值阶段将所述下拉晶体管关闭，并且在复位阶段和非工作阶段将所述下拉晶体管开启，使得所述下拉晶体管能够在所述复位阶段和所述非工作阶段将所述上拉节点的电平拉低至所述第二低电平。