[发明专利]一种TSV露头工艺

说明书

技术领域

本发明涉及微电子技术领域一种制造或处理半导体或固体器件或其部件的方法，尤其涉及一种利用金属3D互连在微电子器件中的分离元件间传输电流的TSV露头工艺。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

TSV是通过在芯片和芯片、晶圆和晶圆之间通过刻蚀、激光钻孔等方式制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。由于TSV的深度通常比所在的芯片和晶圆的厚度小，要实现互连的目的，必须要对晶圆背面进行一减薄工艺，露出TSV的导电铜柱。现有的TSV露铜工艺中，首先通过机械研磨将晶圆减薄至离TSV底部一定距离，然后通过湿法刻蚀（或干法刻蚀）将晶圆背面的硅去掉，露出TSV底部的铜。在此过程中，现有机械研磨机器在研磨时，对晶圆表面的厚度变化量（TTV）d1控制在2.5微米，如图1所示。这个变化量会在下一步湿（/干）法刻蚀露铜中，由于刻蚀的各项同性而维持。这样导致的结果是，刻蚀完成后，不同区域的TSV露头的高度也不一样，某些地方的TSV露头高度有可能达到了要求，而有些地方的TSV露头高度则可能尚未达到要求。以10μm露头高度为例，在晶圆较厚区域，有可能露出来的TSV导电柱只有7-8μm，从而导致这些区域的TSV在后续电连接上出现问题。

发明内容

有鉴于此，本发明的目的在于提供一种新的TSV露头工艺，该工艺不仅可以避免TTV对TSV露头部分的影响，保证所有的TSV均具有满足要求高度的露头部分，而且在TSV露头之后，减少对TSV露头部分的破坏，提高产品品质。

根据本发明的目的提出的一种TSV露头工艺，包括步骤：

提供一具有TSV结构的半导体衬底；

对上述半导体衬底的背面进行一机械研磨工艺；

对半导体衬底背面进行第一次化学机械抛光工艺，该第一次化学机械抛光工艺采用无选择比的抛光液将半导体衬底背面抛光至距离TSV底部不超过1μm处，抛光后衬底表面的TTV小于1μm；

对半导体衬底背面进行第二次化学机械抛光工艺，该第二次化学机械抛光工艺采用对半导体衬底、TSV介质层、TSV阻挡层高选择比的抛光液进行；

对半导体衬底背面进行湿法或干法刻蚀，使TSV露出10μm以上。

优选的，所述第二次化学机械抛光工艺中采用的抛光液，其对半导体衬底和TSV介质层之间的选择比为10：1至100：1，TSV介质层与TSV阻挡层之间的选择比超过200：1。

优选的，所述第二次化学机械抛光工艺中采用的抛光液氢氟酸和硝酸混合体系、氢氟酸，TMAH体系或氢氧化钾。

优选的，所述氢氟酸和硝酸混合体系中氢氟酸和硝酸的体积百分比的范围在1：5到1：25之间，所述TMAH体系的重量百分比为3w%-30w%。

优选的，所述第二次化学机械抛光工艺后，TSV的露头高度在0.2μm-0.5μm之间。

优选的，所述半导体衬底的材质为硅、锗、氮化镓或砷化镓。

上述的TSV露头工艺，与现有技术相比，具有的技术优势如下：

第一次CMP采用无选择比的抛光液，使衬底表面的TTV控制在1μm以下，减少因TTV过大而对露头造成的均匀性差的问题。

第二次CMP采用采用对衬底、TSV介质层、TSV阻挡层三者之间高选择比的抛光液，使得刻蚀停留在TSV的阻挡层上，从而保护里面的导电铜柱不被腐蚀，并且刻蚀出来的衬底形貌具有用于种子层沉积时的过渡结构，从而提高TSV后续电连接时的稳定性。

附图说明