[发明专利]降低氮化镓缺陷密度的成长方法

说明书

技术领域

本发明有关一种发光二极管的成长方法，尤指一种降低氮化镓缺陷密度的成长方法。

背景技术

Ⅲ-Ⅴ族材料常被使用于发光二极管的制作，其中，氮化镓系材料具备直接能隙、宽能隙、高强度化学键结与良好的抗辐射强度等优点，近年来已被积极开发，应用在蓝／绿～紫外光发光元件、高功率和高温电子等元件。

目前大尺寸的氮化镓晶圆尚无法制成，使得大部份氮化镓半导体元件需采用和氮化镓有相当晶格错配量的基板。由于基板和磊晶薄膜间晶格的不匹配而产生的应变，常引发错位差排(Misfit Dislocation)的形成。此外，在典型的光电元件中，其结构常为异质结构，由于磊晶膜之间的晶格不匹配及热膨胀系数的差异，容易在异质界面累积应变能，这些应变能在元件制造及使用过程往往会形成错位差排以释放能量。这些错位差排缺陷一般由异质界面上开始产生，在元件的主动区(Active Region)，倘有差排的存在，则会成为少数载子(Minority Carriers)的陷阱(Traps)或再结合中心(Recombination Centers)，因而影响此类半导体元件的特性及质量。例如对发光元件而言，差排缺陷的存在使得过剩载子结合不以发光再结合型态(Radiative Recombination)释出能量，因而影响了发光效率。

由于没有晶格常数与氮化镓完全匹配的基板，所以目前在生长氮化镓薄膜时多采异质磊晶生长。以使用最多的氧化铝基板为例，虽然氧化铝基板的物性及化性皆相当稳定，但是它与氮化镓薄膜间约有16%的晶格错配量，这造成生长在氧化铝基板上的氮化镓薄膜缺陷密度很高。为了能够有效地减少差排密度，相关研究人员开发了许多方法想要解决此一问题，其中较为常用的，便是使用横向磊晶(Epitaxial Lateral over growth,ELOG)法，如欧洲专利公开第1054442号的「Method for growing epitaxial group Ⅲ nitride compound semiconductors on silicon」，其中便揭露了利用ELOG于硅基板上成长氮化铝镓的方法，借此减少错位差排的问题。

一般利用ELOG进行氮化铝镓的成长时，必须进行曝光显影及蚀刻的工艺，因而必须在不同的工艺机台中进行制作，不仅工艺较为复杂，并且因为不同机台之间的环境因素影响，容易使得良率降低，造成生产成本的增加。

发明内容

本发明的主要目的，在于解决现有技术工艺复杂，且工艺并非位于同一机台，而因环境影响造成良率降低的问题。

为达上述目的，本发明提供一种降低氮化镓缺陷密度的成长方法，包含有以下步骤：

S1：于一基板上依序形成一缓冲成长层以及一应力释放层；

S2：形成一第一纳米覆盖层于该应力释放层上，且该第一纳米覆盖层具有多个连通该应力释放层的开口；

S3：于该些开口处进行一第一岛状体的成长，该第一岛状体具有一相邻于该开口的倾斜壁以及一远离该第一纳米覆盖层并连接该倾斜壁的顶壁；

S4：形成一第一缓冲层于该第一纳米覆盖层及该第一岛状体的表面；

S5：形成一第二纳米覆盖层于该第一缓冲层相应于该顶壁的位置，定义未被该第二纳米覆盖层覆盖的第一缓冲层的位置为一连接成长区；

S6：进行一第二岛状体的成长，其形成于该连接成长区；

S7：形成一第二缓冲层于该第二纳米覆盖层及第二岛状体的表面；

S8：完成一错位岛状结构的成长；及

S9：以该错位岛状结构作为缺陷密度的缓冲结构，将一氮化物半导体层形成于该错位岛状结构上。

其中，该基板的材质选自于由氧化铝、硅、砷化镓、碳化硅及其组合所组成的群组。

其中，该缓冲成长层包含有一低温缓冲成长层以及一高温缓冲成长层，且于步骤S1中，先以600℃～900℃的低温成长该低温缓冲成长层，再以1000℃～1200℃的高温成长该高温缓冲成长层。

其中，该低温缓冲成长层及该高温缓冲成长层的材质为氮化铝。

其中，该应力释放层的材质为选自于由氮化镓、氮化铝、氮化铝镓及其组合所组成的群组。

其中，该第一纳米覆盖层及该第二纳米覆盖层的材质为氮化硅。

其中，该第一缓冲层及该第二缓冲层的材质为选自于由氮化铝、氮化铝镓及其组合所组成的群组。

其中，该第一岛状体以及该第二岛状体的材质选自于由氮化镓及氮化铝镓所组成的群组。