[发明专利]擦除具有错误校正码的非易失性存储器系统

说明书

技术领域

本公开内容通常涉及非易失性存储器（NVM），更具体地说，涉及具有错误校正码（ECC）的NVM系统。

背景技术

非易失性存储器（NVM）通常需要特殊操作以进行编程和擦除并且这些操作可以被执行的次数是有限度的。此外，共用存储器类型、闪存在块中被擦除。因此已经被成功地擦除的存储器单元在其它的存储器单元仍然正在被擦除的同时可能继续经受擦除情况。这些缓慢擦除的位可以被称为缓慢位。一些存储器单元可能是过度擦除的，然后必须被软编程以克服与过度擦除相关联的问题（例如过度泄露），作为嵌入式擦除操作的一部分。软编程通常花费一段相当长的时间，因为其是按每个地址完成并且带有低偏置（bias）。对于更多的需要被软编程的单元，其最终可能导致嵌入式擦除操作在规定的最大时间内无法完成。另一个问题是随着时间以及或许成千上万个周期的推移，存储器单元对于擦除而言变弱或者变得缓慢。这些潜在的弱存储器单元很难检测，直到它们对于擦除而言真正变弱或变得缓慢。因此，在器件被放置在产品中之后，对其而言通常无法正常存在，这可能导致产品故障。在任何情况下，产品故障，尤其是集成电路故障是非常期望避免的。其通常不是产品用户可以修复的，相反在根据修复成本相对于产品成本而言值得修复情况下，产品必须被返回并且有受过特殊训练的人和昂贵的设备进行修复。

因此，需要NVM系统改善上述提出的一个或多个问题。

附图说明

本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示类似的元件。附图中的元件是为了简便以及清晰而示出的，并不一定按比例绘制。

图1是根据实施例的NVM系统；

图2是有助于理解图1的NVM系统的图表；

图3是有助于理解图1的NVM系统的图表；

图4是有助于理解图1的NVM系统的流程图。

具体实施方式

一方面，错误校正码（ECC）连同非易失性存储器（NVM）被用于优化擦除操作。特别是在使用相当长一段时间之后，擦除操作可能受到缓慢擦除的单一的位的阻碍。当所述单一的位明显地远不能被擦除的时候，可以预测其可能永远不会被成功地擦除。在这样的情况下，可以依赖ECC以校正所述单一的位的故障。另一方面，如果单一的位相对地接近被成功擦除，擦除处理可以继续，并具有其将被成功擦除的高置信度。参照附图和下述书面描述，这将被更好的理解。

图1中所显示的是具有NVM阵列12、错误校正码（ECC）单元14、ECC记录部16、以及存储器控制器18的非易失性存储器（NVM）系统10。NVM阵列12包括多个包括被显示为块0的块20、被显示为块1的块22、被显示为块2的块24、以及被显示为块3的块26的块。存储器控制器18耦合于NVM阵列12和ECC记录部16。ECC单元14耦合于NVM12和ECC记录部16。块20、22、24以及26每一个具有多个存储器单元。对于块20、22、24以及26的给定块，所有的存储器单元都同时被擦除。这是闪存存储器典型的NVM，因为擦除操作是通过块进行的。

存储器控制器18控制NVM阵列12的操作，例如控制块擦除操作、读取、以及编程。ECC单元14接收NVM阵列12的输出、校正错误、以及提供被校正的输出。ECC单元14还给ECC记录部16提供NVM阵列中哪些位置需要被校正的信息以及关于这些校正的信息。ECC记录部16优选是非易失性存储器并且可以位于NVM阵列12的预留部分中。存储器控制器18能够访问存储在ECC记录部16中的信息。