[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种FinFET半导体器件制造方法。

背景技术

近30年来，半导体器件一直按照摩尔定律等比例缩小，半导体集成电路的特征尺寸不断缩小，集成度不断提高。随着技术节点进入深亚微米领域，例如100nm以内，甚至45nm以内，传统场效应晶体管(FET)，也即平面FET，开始遭遇各种基本物理定律的限制，使其等比例缩小的前景受到挑战。众多新型结构的FET被开发出来，以应对现实的需求，其中，FinFET就是一种很具等比例缩小潜力的新结构器件。

FinFET，鳍状场效应晶体管，是一种多栅半导体器件。由于结构上的独有特点，FinFET成为深亚微米集成电路领域很具发展前景的器件。顾名思义，FinFET包括一个垂直于体硅的衬底的Fin，Fin被称为鳍片或鳍状半导体柱，不同的FinFET被STI结构分割开来。不同于常规的平面FET，FinFET的沟道区位于Fin之内。栅极绝缘层和栅极在侧面和顶面包围Fin，从而形成至少两面的栅极，即位于Fin的两个侧面上的栅极；同时，通过控制Fin的厚度，使得FinFET具有极佳的特性：更好的短沟道效应抑制能力，更好的亚阈值斜率，较低的关态电流，消除了浮体效应，更低的工作电压，更有利于按比例缩小。通常，FinFET的栅极为采用后栅工艺形成的高K/金属栅极(HKMG)，以提高FinFET的性能。

为了延续摩尔定律，器件的特征尺寸不断的减小，但是常规193nm光刻已经基本达到极限，EUV、电子束等其他技术离商业应用还有一段距离。在FinFET中，需要形成具有小尺寸的栅极线条，具体而言，需要形成线条尺寸小于光刻特征尺寸的栅极线条，也即具有亚特征尺寸(亚F)的栅极线条。在现有工艺中，形成亚F尺寸栅极线条的工艺复杂，对光刻精度要求也比较高。因此，需要提供一种新的小尺寸栅极线条形成方法，能够形成FinFET的亚F尺寸的栅极线条。

发明内容

针对目前小尺寸栅极线条形成工艺的问题，本发明提出了一种半导体制造方法，提供了具有亚F尺寸栅极线条的FinFET器件。

本发明提供一种半导体器件制造方法，其中，包括如下步骤：

提供衬底，在所述衬底上形成鳍片，以及位于相邻所述鳍片之间的隔离结构；

形成虚设栅极堆栈；

在所述虚设栅极堆栈的侧面上形成第一侧墙；

去除所述虚设栅极堆栈；

形成FinFET的源漏区域；

全面性沉积层间介质层，所述层间介质层完全覆盖所述第一侧墙；

平坦化所述层间介质层，暴露出所述第一侧墙的顶面；

去除所述第一侧墙，形成栅极凹槽；

在所述栅极凹槽中形成栅极堆栈。

在本发明的方法中，所述虚设栅极堆栈包括虚设栅极、虚设栅极绝缘层；虚设栅极为多晶硅或非晶硅，虚设栅极绝缘层为二氧化硅。

在本发明的方法中，在所述虚设栅极堆栈的侧面上形成第一侧墙具体包括：沉积预定厚度的第一侧墙材料层，其覆盖所述虚设栅极堆栈的侧面和顶面；进行回刻蚀工艺，使所述第一侧墙材料层仅保留在所述虚设栅极堆栈的侧面上，从而形成所述第一侧墙。

在本发明的方法中，在去除所述第一侧墙的步骤中，采用湿法刻蚀或者干法刻蚀去除所述第一侧墙，并且，所述第一侧墙的刻蚀速率与所述层间介质层的刻蚀速率之比大于5∶1，优选地大于10∶1；所述第一侧墙的材料为氧化硅，氮化硅，高K电介质，多晶硅，非晶硅。

在本发明的方法中，所述第一侧墙的线条尺寸小于光刻特征尺寸。

在本发明的方法中，在所述虚设栅极堆栈的侧面上形成第一侧墙之后，在所述第一侧墙的侧面上形成第二侧墙。

在本发明的方法中，采用离子注入或外延工艺形成FinFET的所述源漏区域。

在本发明的方法中，在形成所述层间介质层之前，形成刻蚀停止层。

在本发明的方法中，所述栅极堆栈包括高K栅极绝缘层和金属栅极。

本发明的优点在于：利用各向同性沉积和回刻蚀工艺，可以在虚设栅极的两侧面上形成宽度小于光刻特征尺寸的侧墙；然后，在填充层间介质层之后，去除该侧墙，可以形成具有亚F尺寸的栅极凹槽，进而可以在栅极凹槽中形成具有亚F尺寸的栅极线条。本发明在对光刻精度要求不高的情况下，即可实现亚F尺寸栅极线条的形成，同时，相对于现有的亚F尺寸线条形成工艺，本发明的工艺流程简单，可靠性和可控性高。

附图说明

图1-7本发明的半导体器件制造方法流程及其结构示意图。