[发明专利]半导体器件制造方法有效
申请号: | 201310143349.6 | 申请日: | 2013-04-23 |
公开(公告)号: | CN104124159B | 公开(公告)日: | 2017-11-03 |
发明(设计)人: | 秦长亮;殷华湘;李俊峰;赵超 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件制造方法,用于制造FinFET器件,其特征在于,包括如下步骤:
提供衬底,在所述衬底上形成鳍片,以及位于相邻所述鳍片之间的隔离结构;
形成虚设栅极堆栈;
在所述虚设栅极堆栈的侧面上形成第一侧墙;
去除所述虚设栅极堆栈;
形成FinFET的源漏区域;
全面性沉积层间介质层,所述层间介质层完全覆盖所述第一侧墙;
平坦化所述层间介质层,暴露出所述第一侧墙的顶面;
去除所述第一侧墙,形成栅极凹槽;
在所述栅极凹槽中形成栅极堆栈。
2.根据权利要求1所述的方法,其特征在于,所述虚设栅极堆栈包括虚设栅极、虚设栅极绝缘层。
3.根据权利要求1所述的方法,其特征在于,在所述虚设栅极堆栈的侧面上形成第一侧墙的步骤具体包括:
沉积预定厚度的第一侧墙材料层,其覆盖所述虚设栅极堆栈的侧面和顶面;
进行回刻蚀工艺,使所述第一侧墙材料层仅保留在所述虚设栅极堆栈的侧面上,从而形成所述第一侧墙。
4.根据权利要求1或3所述的方法,其特征在于,在去除所述第一侧墙的步骤中,采用湿法刻蚀或者干法刻蚀去除所述第一侧墙,并且,所述第一侧墙的刻蚀速率与所述层间介质层的刻蚀速率之比大于5:1。
5.根据权利要求1或3所述的方法,其特征在于,所述第一侧墙的刻蚀速率与所述层间介质层的刻蚀速率之比大于10:1。
6.根据权利要求1或3所述的方法,其特征在于,所述第一侧墙的材料为氧化硅,氮化硅,高K电介质,多晶硅,非晶硅。
7.根据权利要求1所述的方法,其特征在于,所述第一侧墙的线条尺寸小于光刻特征尺寸。
8.根据权利要求1所述的方法,其特征在于,在所述虚设栅极堆栈的侧面上形成第一侧墙之后,在所述第一侧墙的侧面上形成第二侧墙。
9.根据权利要求1所述的方法,其特征在于,采用离子注入或外延工艺形成FinFET的所述源漏区域。
10.根据权利要求1所述的方法,其特征在于,在形成所述层间介质层之前,形成刻蚀停止层。
11.根据权利要求1所述的方法,其特征在于,所述栅极堆栈包括高K栅极绝缘层和金属栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310143349.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造