[发明专利]具有集成二极管的二极管触发可控硅整流器

说明书

技术领域

本发明涉及半导体器件制造。更具体地说，本发明涉及可控硅整流器的器件结构和设计结构，另外还涉及制造可控硅整流器的方法。

背景技术

可控硅整流器（SCR）是在当前控制应用中使用的四层固态器件。SCR包括三个电极或端子，即分布于四层中的阳极、阴极和栅极。在静态下，SCR将电流传导限于泄漏电流。但是，施加到栅极导致栅极到阴极电压超过所设阈值的信号（被称为触发电压）可启动在阳极与阴极之间传导正向电流。响应于从栅极去除触发信号，SCR仅在传导电流高于所设保持电流（holding current）的情况下传导电流。当传导电流降到保持电流以下时，SCR返回到静态。

芯片可能遭受随机静电放电（ESD）事件的损害，这些事件可潜在地将大且破坏性ESD电流引向芯片集成电路。可采取预防措施避免导致ESD事件或减轻ESD事件的影响。一种此类预防措施是在芯片中集成ESD保护电路。ESD保护电路防止在后期制造芯片处理期间以及在电路板或其他载体上安装芯片之后损坏集成电路的敏感器件。如果发生ESD事件，ESD保护电路触发ESD保护器件（例如，可控硅整流器）从进入低阻抗导电状态，在此导电状态中，ESD保护器件将ESD电流引向地，远离芯片集成电路中的敏感器件。ESD保护器件将ESD保护器件钳位在导电状态，直到ESD电流漏掉并且ESD电压释放到可接受水平。通过这种方式，ESD防止电路防止ESD事件对芯片集成电路造成损害。

需要针对可控硅整流器提供改进的器件结构、制造方法和设计结构。发明内容

根据本发明的一个实施例，一种制造器件结构的方法包括在器件区中形成第一导电类型的阱，以及在所述阱中形成第二导电类型的掺杂区。可控硅整流器的阴极在所述器件区中形成，二极管的阴极在所述器件区中形成。所述可控硅整流器包括所述阱的第一部分以及由所述掺杂区的第一部分构成的阳极。

根据本发明的另一实施例，一种器件结构包括位于器件区中的第一导电类型的第一阱以及位于所述阱中的第二导电类型的第一掺杂区。可控硅整流器和二极管位于所述器件区中。所述可控硅整流器包括阴极、所述阱的第一部分以及由所述掺杂区的第一部分构成的阳极。所述二极管包括阴极、所述阱的第二部分以及由所述掺杂区的第二部分构成的阳极。

根据本发明的另一实施例，提供一种可被用于集成电路的设计、制造或模拟的机器可读的设计结构。所述设计结构包括位于器件区中的第一导电类型的第一阱以及位于所述阱中的第二导电类型的第一掺杂区。可控硅整流器和二极管位于所述器件区中。所述可控硅整流器包括阴极、所述阱的第一部分以及由所述掺杂区的第一部分构成的阳极。所述二极管包括阴极、所述阱的第二部分以及由所述掺杂区的第二部分构成的阳极。所述设计结构可以包括网表。所述设计结构还可以作为用于交换集成电路布局数据的数据格式而位于存储介质上。所述设计结构可以位于可编程门阵列中。

附图说明

通过纳入，构成本说明书一部分的附图示出本发明的各种实施例，这些附图结合上面给出的本发明的发明内容和下面给出的具体实施方式来解释本发明的实施例。

图1是根据本发明的实施例形成器件结构的处理方法的初始制造阶段的衬底的一部分的截面图。

图2是图1之后的器件结构制造阶段的衬底的一部分的顶视图。

图2A是一般沿图2中的直线2A-2A获取的截面图。

图2B是一般沿图2中的直线2B-2B获取的截面图。

图2C是一般沿图2中的直线2C-2C获取的截面图。

图3是图2之后的器件结构制造阶段的图2中的衬底部分的顶视图。

图3A是一般沿图3中的直线3A-3A获取的截面图。

图3B是一般沿图3中的直线3B-3B获取的截面图。

图3C是一般沿图3中的直线3C-3C获取的截面图。

图4是图3、3A、3B、3C中的器件结构的电配置的示意图。

图5是根据本发明的备选实施例的器件结构的顶视图。

图5A是一般沿图5中的直线5A-5A获得的截面图。

图5B是一般沿图5中的直线5B-5B获得的截面图。

图5C是一般沿图5中的直线5C-5C获得的截面图。

图6是在半导体设计、制造和/或测试中使用的设计过程的流程图。

具体实施方式