[发明专利]存储器结构及其制造方法与半导体元件

权利要求书

1.一种存储器结构的制造方法，其特征在于所述制造方法包括：

形成多个存储器元件；

形成排列成数排的多个第一层位线接触窗，其中每个第一层位线接触窗分别连接每个存储器元件，且相邻排的该多个第一层位线接触窗交错配置；

在每隔一排的该第一层位线接触窗上形成第一位线，其中该第一位线与排列成同一排的该第一层位线接触窗接触；

在未与该第一位线接触的该多个第一层位线接触窗的上方形成多个第二层位线接触窗；以及

在该多个第二层位线接触窗上形成多条第二位线，其中每条第二位线与排列成同一排的该第二层位线接触窗接触，且该第一位线与该多条第二位线是互相平行的。

2.如权利要求1所述的存储器结构的制造方法，其特征在于该多个存储器元件包括存储单元或存储器串列。

3.如权利要求1所述的存储器结构的制造方法，其特征在于该第一位线与该多条第二位线包括铝层或铜内连线。

4.如权利要求1所述的存储器结构的制造方法，其特征在于该第一位线与该多条第二位线的线宽大于工艺的设计规范的下限。

5.如权利要求1所述的存储器结构的制造方法，其特征在于：形成该多个第二层位线接触窗与形成该多条第二位线的方法是单一图案化工艺。

6.如权利要求1所述的存储器结构的制造方法，其特征在于该多个第二层位线接触窗包括钨接触窗或铜接触窗。

7.一种半导体结构，其特征在于所述半导体结构包括：

多个半导体元件；

排列成数排的多个第一层接触窗，其中每个第一层接触窗分别连接每个半导体元件，且相邻排的该多个第一层接触窗交错配置；

介电层，位在该多个第一层接触窗之间；

多条第一导线，分别与每隔一排的该第一层接触窗接触；

多个第二层接触窗，位在未与该多条第一导线接触的该多个第一层接触窗的上方，并与该多个第一层接触窗相连，其中该多个第二层接触窗的上表面高于该介电层的上表面；以及

多条第二导线，其中每条第二导线与排列成同一排的该第二层接触窗接触，且该多条第二导线与该多条第一导线是互相平行的。

8.如权利要求7所述的半导体结构，其特征在于该多个半导体元件包括存储器元件。

9.如权利要求7所述的半导体结构，其特征在于该多条第一导线与该多条第二导线包括铝层或铜内连线。

10.如权利要求7所述的半导体结构，其特征在于该多条第一导线与该多条第二导线的线宽大于工艺的设计规范的下限。

11.如权利要求7所述的半导体结构，其特征在于该多条第一导线与该多条第二导线中不同层的导线在布局上有部份重叠。

12.如权利要求7所述的半导体结构，其特征在于该多个第二层接触窗交错配置。

13.如权利要求7所述的半导体结构，其特征在于该多个第二层接触窗与该多条第二导线是以单一图案化工艺形成的。

14.如权利要求7所述的半导体结构，其特征在于该多个第二层接触窗包括钨接触窗或铜接触窗。