[发明专利]印刷电路板

说明书

技术领域

本发明涉及一种形成在印刷电路板上的总线配线。

背景技术

近年来，随着电子设备的复杂化，对于印刷电路板，要求更高速度的操作和更高密度的配线。由于这个原因，总线配线被频繁地使用，在总线配线中，可通过其高速传送信号的多根信号线被平行布置。在通过使用总线配线将信号从传送侧半导体封装件传送到接收侧半导体封装件的情况下，各个配线的长度被设置为彼此相等。如果各个配线的长度存在大的差异，则接收侧半导体封装件的操作定时有偏差，且因为信号在各个配线的连接点处被反射的定时不同，所以噪声增大。

在传送侧半导体封装件被安装在多层印刷配线板的表面中的一个表面上并且接收侧半导体封装件被安装在另一个表面上的情况下，通过使用导通孔来布置总线配线。接地层或电源层通常形成在多层印刷配线板的中间层上，并且接地层或电源层用作流经信号配线（比如，总线配线）的信号的返回路径。

在上述多层印刷配线板的情况下，还在接地层或电源层导中制备导通孔。近年来，为了设计高密度的印刷配线板，将总线配线布置为彼此尽量地相邻。由于这个原因，导通孔也被布置为彼此相邻。然而，如果在接地层或电源层中制备的导通孔被连续地布置，则信号的返回路径被导通孔分割。因而，辐射噪声增大。

日本专利公开No.8-340161公开了这样的配置，在该配置中，以对角线的方式制备导通孔，或者在总线配线形成在多层印刷配线板上的情况下，每两个或每四个导通孔地设计更宽的间隔。通过以上述方式制备导通孔来保证返回路径。

近年来，代替日本专利公开No.8-340161中公开的QFP类型的半导体封装件，使用球栅阵列（BGA）类型的半导体封装件。因此，关于与总线配线连接的电极端子的以下配置被更频繁地使用。也就是说，总线配线不仅与布置在半导体封装件的最外圆周上的电极端子连接，而且还与布置在半导体封装件的内圆周上的电极端子连接。因此，难以以相等的距离布置总线配线。

当在多层印刷配线板的情况下增加总线配线的数量时，信号配线的接地层或电源层中制备的导通孔的数量增加，并且难以保证信号的返回路径。如日本专利公开No.8-340161中所述的，即使当以对角线的方式制备导通孔时，用于制备导通孔的区域也扩大，并且板设计的自由度也大大地受损。也就是说，如果以对角线的方式制备导通孔，则用于安装电子组件（比如，旁路电容器）的区域有限，并且用于形成其他信号配线的区域也有限。

发明内容

本发明提供一种印刷电路板，利用该印刷电路板，通过对于信号电流保证返回电流路径来降低辐射噪声并且实现高密度配线。

根据本发明的一方面，提供一种印刷电路板，该印刷电路板包括第一半导体封装件和第二半导体封装件，第一半导体封装件被安装在印刷配线板的第一表面层上，第二半导体封装件被安装在第二表面层上，在第二表面层中，总线信号被从第一半导体封装件传送到第二半导体封装件，其中，设置在第一半导体封装件中的第一信号端子组通过第一导通孔和形成在第二表面层上的第一总线配线与设置在第二半导体封装件中的第三信号端子组连接，设置在第一半导体封装件中的第二信号端子组通过形成在第一表面层上的第二总线配线和第二导通孔与设置在第二半导体封装件中的第四信号端子组连接，第二信号端子组是相对于第一半导体封装件中的第一信号端子组布置在外圆周侧的信号端子组，第三信号端子组是相对于第二半导体封装件中的第四信号端子组布置在外圆周侧的信号端子组。

根据本发明的所述方面，通过对于信号电流保证返回路径，可在降低辐射噪声的同时实现印刷电路板的高密度配线和高密度安装。

从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。

附图说明

图1是根据第一示例性实施例的多层印刷电路板的截面图。

图2A和2B是根据第一示例性实施例的半导体封装件的端子布置的平面图。

图3A、3B、3C和3D是根据第一示例性实施例的印刷电路板的各层的平面图。

图4是根据第二示例性实施例的印刷电路板的截面图。

图5是根据第三示例性实施例的印刷电路板的截面图。

具体实施方式

以下，将参照附图来描述本发明的实施例。

第一示例性实施例