[发明专利]在半导体结构中消除凸点效应的方法

说明书

技术领域

本发明涉及一种半导体制造工艺领域，特别是涉及一种在半导体结构中消除凸点效应的方法。

背景技术

在集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线之间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，随着半导体工业进入深亚微米时代，尤其当特征尺寸越来越小时，互连延迟已经超过门延迟成为提高工作速度的最大障碍。铜电镀、化学机械研磨工艺以及大马士革工艺技术的日益成熟，解决了降低导线电阻方面的问题，然而，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。因此，与大马士革工艺兼容的新型低k材料的研究与应用成为半导体工业面临的一个巨大的挑战。除了低k介电常数以外，低k材料还必须满足很多严格的要求才能成功运用在集成电路中，这些要求包括良好地热稳定性、机械强度大、热导率高、水汽吸收小、易于图形化以及与CMP工艺兼容等。近年来人们进行了广泛的研究来开发满足上述要求的低k材料，已取得了突破性进展。

然而，在目前传统集成电路互连工艺中（如图1a～1d），一般通过电镀工艺在低k介电材料层10中镶嵌导电金属11，然后利用化学机械研磨工艺（CMP）工艺将所述低k介电材料层10及导电金属11做平坦化处理，经过单一的湿法清洗后，依次在所述低k介电材料层10及导电金属11表面制备金属粘附层12和超低k介电材料层13；在一定温度下对所述超低k介电材料层13进行紫外线固化处理形成多孔超低k介电材料层13′；最后依次在所述多孔超低k介电材料层13′表面依次形成第三介电层14和硬掩膜层15，该第三介电层14为致密低k介电材料保护层，以保护下方的多孔超低k介电材料层13′不受损害；然而所形成的半导体结构表面经过扫描电镜扫描后发现其表面具有凸点16效应（如图2所示），这是因为在对所述低k介电材料层10及导电金属11做平坦化处理后的表面存在残留的有机物及金属颗粒，导致最终形成的半导体结构表面不平整，而这些不平整可能引起后面制程中容易造成缺陷和短路，从而引起器件的良率的下降。

鉴于此，如何提出一种工艺简单而又能在半导体结构制备过程中消除凸点效应的方法成为目前亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种在半导体结构中消除凸点效应的方法，用于解决现有技术中由于半导体结构表面残留物清除不彻底引起的凸点效应问题。

为实现上述目的及其他相关目的，本发明提供一种在半导体结构中消除凸点效应的方法。所述方法至少包括：

1）提供一经过化学机械研磨平坦化处理过的基片，该基片具有镶嵌导电金属互连结构的第一介电层；

2）分别利用双氧水和等离子体工艺清洗所述基片表面，以去除平坦化处理工艺后的残留颗粒；

3）在所述清洗过的基片表面依次形成金属粘附层、第二介电层、第三介电层以及硬掩膜层。

可选地，所述第一介电层和硬掩膜层的材质为四乙氧基硅烷基体氧化物；所述金属粘附层的材质为含碳的氮化硅；所述第二介电层的材质为超低k介电材料；所述第三介电层的材质为致密低k介电材料。

可选地，所述步骤3）之后还包括对所述超低k介电层进行UV固化处理，以形成多孔的超低k介电层。

可选地，所述导电金属的材质为金属钨或铜；所述导电金属互连结构为通孔或沟槽。

可选地，所述双氧水的浓度为0.1%～30wt%。

可选地，所述He等离子体的流量为300～4000sccm，等离体反应腔的功率为100～1000w,腔内压强为1～7torr。

如上所述，本发明的一种在半导体结构中消除凸点效应的方法，具有以下有益效果：

本发明通过分别利用双氧水和He等离子体清洗经过化学机械研磨平坦化处理过的基片表面，以除去残留的有机物和金属微粒，从而消除了后续工艺制作的半导体结构表面出现的凸点效应，提高了半导体器件的良率。

附图说明

图1a～1d显示为现有技术中的半导体结构制作工艺流程图。

图2显示为利用现在有技术中制作方法制备的半导体结构表面的扫描电镜图。

图3a～3g显示为本发明中的在半导体结构中消除凸点效应的工艺流程图。

图4显示为利用本发明中的工艺方法制备的半导体结构表面的扫描电镜图。

元件标号说明

1基片

10 第一介电层

11 导电金属

12 金属粘附层

13 超低k介电材料层