[发明专利]一种测试FPGA开发板的装置和方法

说明书

技术领域

本发明涉及测试FPGA的技术，特别是指一种测试FPGA开发板的装置和方法。

背景技术

现场可编程门阵列(FPGA，Field Programmable Gate Array)开发板中包括两个FPGA芯片，每一个FPGA芯片通常具有4个单连座，两个FPGA芯片之间还可以通过4个互连座进行通信。

现有技术存在如下问题：FPGA开发板中的管脚密集，间距小，非常容易出现焊接不良，而且FPGA开发板的金属弹片经过一段时间后会出现氧化，接触不良，影响整个FPGA开发板的功能。

发明内容

本发明要解决的技术问题是提供一种测试FPGA开发板的装置和方法，用于解决现有技术中，FPGA开发板中的管脚密集且间距小，容易出现焊接不良或者接触不良的缺陷。

为解决上述技术问题，本发明的实施例提供一种测试FPGA开发板的装置，FPGA开发板包括FPGA芯片，装置包括：LED灯板，包括多个LED灯，每一个LED灯的负端接地，且连接一个对应的LED管脚，LED灯在对应的LED管脚处于高电位时点亮；其中，LED管脚，用于与FPGA开发板中高速座的通信管脚电连接，其中，高速座的通信管脚与FPGA芯片的功能管脚对应电连接；测试单元，与FPGA开发板的JTAG口连接，用于设置FPGA芯片的各个功能管脚的导通规律，根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。

所述的装置中，LED灯板包括至少一个LED区域；每一个LED区域中，LED管脚的排列与高速座中对应的待测试区域中通信管脚的排列一致。

所述的装置中，测试单元包括：第一测试模块，用于设置所有的功能管脚为高电位；或者，设置位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；第二测试模块，用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。

所述的装置中，所述测试单元，还用于测试级联的两块FPGA开发板时，与第二FPGA开发板的JTAG口连接，第二FPGA开发板的上方包括第一FPGA开发板，第一FPGA开发板通过互连座与第二FPGA开发板级联形成互连FPGA开发板；LED灯板，与第一FPGA开发板的高速座连接。

所述的装置中，测试单元还包括：第三测试模块，用于设置第二FPGA开发板的所有的功能管脚为高电位；或者，设置第二FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；第四测试模块，用于设置第二FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。

所述的装置中，测试单元包括：第一测试结果判定模块，与第一测试模块连接，用于当功能管脚处于高电位，且对应的LED灯不亮时，判定该功能管脚处，或者与该功能管脚连接的通信管脚处有断路，当功能管脚处于高电位，且对应的LED灯闪烁时，判定该功能管脚处，或者与该功能管脚连接的通信管脚处有虚焊，第二测试结果判定模块，与第二测试模块连接，用于当相邻的功能管脚对应的LED灯始终点亮时，判定所述相邻的功能管脚处，或者与该功能管脚连接的相邻的通信管脚处有短路。

一种测试FPGA开发板的方法，FPGA开发板包括FPGA芯片，方法包括：在LED灯板中，设置每一个LED管脚连接一个对应的LED灯，全部LED灯的负端接地，LED灯在对应的LED管脚处于高电位时点亮；设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致，支持与通信管脚实现电连接；将高速座的通信管脚与FPGA芯片的功能管脚对应电连接；通过FPGA开发板的JTAG口设置FPGA芯片的各个功能管脚的导通规律。

所述的方法中，将第一FPGA开发板设置于第二FPGA开发板的上方，并通过互连座与第二FPGA开发板级联，形成互连FPGA开发板。

所述的方法中，通过FPGA开发板的JTAG口设置FPGA芯片的各个功能管脚的导通规律，具体包括：在第一测试场景中，设置所有的功能管脚为高电位；或者，在第二测试场景中，设置位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；或者，在第三测试场景中，设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。