[发明专利]一种低电压跟随的电压基准电路有效
| 申请号： | 201310129074.0 | 申请日： | 2013-04-15 |
| 公开（公告）号： | CN103235625A | 公开（公告）日： | 2013-08-07 |
| 发明（设计）人： | 李兆桂 | 申请（专利权）人： | 无锡普雅半导体有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 无锡盛阳专利商标事务所(普通合伙) 32227 | 代理人： | 顾吉云 |
| 地址： | 214102 江苏省无锡*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 电压 跟随 基准 电路 | ||
【权利要求书】：
1.一种低电压跟随的电压基准电路，其特征在于，其包括第一PMOS管，第二PMOS管，所述第一PMOS管的栅端分别与所述第一PMOS管的漏端、第二PMOS管的栅端连接，所述第一PMOS管的源端连接电源VDD、漏端连接第三NMOS管的漏端，所述第三NMOS管的栅端连接参考电压Vref，所述第二PMOS管的源端连接所述电源VDD、漏端连接第四NMOS管的漏端，所述第四NMOS管的栅端、漏端相连后连接电压输出端，所述第三、第四NMOS管的源端相连后连接偏置电流源一端，所述偏置电流源另一端连接地GND。
2.根据权利要求1所述的一种低电压跟随的电压基准电路，其特征在于，所述电压输出端与所述偏置电流源之间的电路上设置有与所述第四NMOS管串联连接的额外的NMOS管，所述额外的NMOS管的栅端与漏端相连。
3.根据权利要求1或2所述的一种低电压跟随的电压基准电路，其特征在于，所述第一、第二PMOS管相同，所述第三、第四NMOS管相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡普雅半导体有限公司，未经无锡普雅半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310129074.0/1.html，转载请声明来源钻瓜专利网。
