[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法。

背景技术

在半导体制造工业中，通常需要采用光刻技术将电路图案转移到单晶表面或者介质层中，以形成有效图形窗口或者功能图形。具体地，光刻技术利用光学—化学反应原理和化学、物理刻蚀方法实现。

为提高半导体器件的集成密度和形成具有纳米级尺寸的结构，高分辨率的光刻工艺已经被广泛运用。但是传统的光刻工艺分辨率已到达理论值，为了越过传统光刻工艺理论分辨率的限制，实现更高的分辨率，发展出了各种双重图形工艺，例如版-刻-版-刻(litho-etch-litho-etch，LELE)和版-版-刻(LLE)光刻技术。但是，随着与沟槽或通孔对应的掩模图案尺寸的减小，上述工艺中掩模版的制作越来越复杂，且越来越困难，从而利用这些技术制作通孔（via）或沟槽（trench）以形成金属插塞或金属互连线时，所形成的通孔或沟槽所需的排列密集度很低。即无法满足高密度、小尺寸的要求，且工艺复杂、成本较高。

因此，如何提高通孔或沟槽的密度就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种半导体器件的制作方法，可以在保证沟槽或通孔的尺寸较小的前提下，提高介质层中沟槽或通孔的密度，且工艺简单、成本较低。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成矩阵式排布的多个柱状结构；

在每个所述柱状结构的侧面形成位于所述介质层上的侧墙，同一行或同一列中相邻两个所述柱状结构之间的距离小于或等于所述侧墙厚度的两倍；

去除所述柱状结构；

以所述侧墙为掩模，刻蚀所述介质层，直至在所述介质层中形成多个沟槽或通孔。

可选的，所述侧墙的材料包括以下一种或多种的任意组合：氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛、氮化铜。

可选的，形成所述侧墙的工艺包括原子层沉积工艺。

可选的，所述柱状结构的横截面的形状包括圆形、椭圆形或菱形。

可选的，所述柱状结构为圆柱，所述圆柱的直径范围包括：10nm～180nm。

可选的，所述介质层的材料包括以下一种或多种的任意组合：氧化硅、黑钻石、含碳氧化硅。

可选的，所述柱状结构的材料与所述侧墙的材料不同。

可选的，所述柱状结构的材料包括以下一种或多种的任意组合：氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛、氮化铜，所述柱状结构采用刻蚀工艺去除。

可选的，所述柱状结构的材料为光刻胶、无定形碳或由正硅酸乙酯形成的氧化硅，所述柱状结构采用灰化工艺去除。

可选的，所述方法还包括：在形成所述沟槽或通孔之后，在所述沟槽或通孔中填充满金属材料。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供了一种半导体器件的制作方法，在呈矩阵式排布的柱状结构的侧面形成侧墙，同一行或同一列中相邻的两个柱状结构之间的侧墙连通在一起，而呈矩阵排布的四个柱状结构的侧墙中间产生一个通孔，后续将该通孔和柱状结构对应的图案一块转移到介质层中，从而可以在介质层中形成比柱状结构更多的沟槽或通孔，最终在保证沟槽或通孔比较小尺寸的前提下，提高了沟槽或通孔的密度，且工艺简单，成本低。

附图说明

图1是本发明实施例中半导体器件的制作方法的流程示意图；

图2是图1中形成柱状结构之后半导体器件的俯视示意图；

图3是半导体器件沿图2中AA方向的剖视示意图；

图4是半导体器件沿图2中BB方向的剖视示意图；

图5是图1中形成侧墙之后半导体器件的俯视示意图；

图6是半导体器件沿图5中AA方向的剖视示意图；

图7是半导体器件沿图5中BB方向的剖视示意图；

图8是图1中去除柱状结构之后半导体器件的俯视示意图；

图9是半导体器件沿图8中AA方向的剖视示意图；

图10是半导体器件沿图8中BB方向的剖视示意图；

图11是图1中刻蚀介质层之后半导体器件的俯视示意图；

图12是半导体器件沿图11中AA方向的剖视示意图；

图13是半导体器件沿图11中BB方向的剖视示意图；

图14是图1中形成金属材料之后半导体器件的俯视示意图；