[发明专利]半导体存储装置以及该半导体存储装置的驱动方法

权利要求书

1.一种半导体存储装置，包括：

第一n阱，形成在半导体衬底中；

第二n阱，形成在所述半导体衬底中并且与所述第一n阱电性隔离；

第一p沟道存储晶体管，形成在所述第一n阱中；

第二p沟道存储晶体管，形成在所述第二n阱中；

第一字线，连接至所述第一p沟道存储晶体管的控制栅极；

第二字线，连接至所述第二p沟道存储晶体管的控制栅极；

第一位线，连接至所述第一p沟道存储晶体管的漏极以及所述第二p沟道存储晶体管的漏极；以及

控制电路，在所述第一p沟道存储晶体管中编程时，将第一电压施加到所述第一位线，将第二电压施加到所述第一n阱，以及将低于所述第二电压的第三电压施加到所述第二n阱。

2.根据权利要求1所述的半导体存储装置，其中，

所述第一电压和所述第三电压之间的电势差不大于3V。

3.根据权利要求1所述的半导体存储装置，还包括：

第三p沟道存储晶体管，形成在所述第一n阱中并且具有连接至所述第一位线的漏极；以及

第三字线，连接至所述第三p沟道存储晶体管的控制栅极，

其中，所述控制电路在所述第一p沟道存储晶体管中编程时将低于所述第二电压的第四电压施加到所述第三字线。

4.根据权利要求1所述的半导体存储装置，其中，

所述控制电路在所述第一p沟道存储晶体管中编程时将用来使得所述第二p沟道存储晶体管截止的第五电压施加到所述第二字线。

5.根据权利要求1所述的半导体存储装置，还包括：

第四p沟道存储晶体管，形成在所述第一n阱中并且具有连接至所述第一字线的控制栅极；以及

第二位线，连接至所述第四p沟道存储晶体管的漏极；

其中，所述控制电路在所述第一p沟道存储晶体管中编程时将高于所述第一电压的第六电压施加至所述第二位线。

6.根据权利要求5所述的半导体存储装置，其中，所述第二电压和所述第六电压之间的电势差不大于3V。

7.根据权利要求1所述的半导体存储装置，其中，

所述控制电路在所述第一p沟道存储晶体管中编程时将第七电压施加到所述第一字线，通过由于所述第一电压和第七电压的施加而引起的带带隧穿产生电子，并通过所述第一电压和所述第二电压之间的电势差加速所述电子，以将所述电子注入到所述第一p沟道存储晶体管的电荷存储层。

8.一种半导体存储装置的驱动方法，所述半导体存储装置包括：第一n阱，形成在半导体衬底中；第二n阱，形成在所述半导体衬底中并且与所述第一n阱电性隔离；第一p沟道存储晶体管，形成在所述第一n阱中；第二p沟道存储晶体管，形成在所述第二n阱中；第一字线，连接至所述第一p沟道存储晶体管的控制栅极；第二字线，连接至所述第二p沟道存储晶体管的控制栅极；以及第一位线，连接至所述第一p沟道存储晶体管的漏极和所述第二p沟道存储晶体管的漏极；所述方法包括：

在对所述第一p沟道存储晶体管编程时，将第一电压施加至所述第一位线，将第二电压施加至所述第一n阱，并将低于所述第二电压的第三电压施加至所述第二n阱。

9.根据权利要求8所述的半导体存储装置的驱动方法，其中，

所述第一电压和所述第三电压之间的电势差不大于3V。

10.根据权利要求8所述的半导体存储装置的驱动方法，其中，

所述半导体存储装置还包括：

第三p沟道存储晶体管，形成在所述第一n阱中并且具有连接至所

述第一位线的漏极，以及

第三字线，连接至所述第三p沟道存储晶体管的控制栅极，

在所述第一p沟道存储晶体管中编程时，将低于所述第二电压的第四电压施加到所述第三字线。

11.根据权利要求8所述的半导体存储装置的驱动方法，其中，

在所述第一p沟道存储晶体管中编程时，将用来使得所述第二p沟道存储晶体管截止的第五电压施加到所述第二字线。