[发明专利]一种移位寄存器单元、移位寄存器、显示面板以及显示器

说明书

技术领域

本发明涉及显示器驱动技术，尤其涉及一种移位寄存器单元、移位寄存器、显示面板以及显示器。

背景技术

阵列基板行驱动（Gate Drive on Array，GOA）技术是一种将液晶显示器栅极驱动电路（Gate Driver IC）集成在阵列（Array）基板上的技术。相比传统的覆晶薄膜（Chip On Flex,or,Chip On Film,COF）技术和芯片被直接绑定在玻璃上（Chip on Glass，COG）技术，GOA技术有以下优点：（1）将栅极驱动电路集成在阵列基板上，能有效降低生产成本；（2）省去绑定（bonding）良率工艺，能使产品良率和产能得到提升；（3）省去栅极驱动电路绑定（gate IC bonding）区域，使显示面板（panel）具有对称结构，能实现显示面板的窄边框化。

GOA技术存在诸多优点，但GOA技术也存在栅极高电平驱动范围Vgh Margin不足、高温横线不良H-line及异常显示（Abnormal Display）等问题；而造成这些问题的主要原因是充电阶段中PU（Pull Up）节点电压拉升不高、以及消除噪声阶段中PD（Pull Down）节点电压不高。

发明内容

有鉴于此，本发明的主要目的在于提供一种移位寄存器单元、移位寄存器、显示面板以及显示器，能在充电阶段使PU节点的电平迅速拉升，也能在噪声消除阶段保证PD节点处于更高电位，有效消除PU节点和OUTPUT的噪声，提高画面品质。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种移位寄存器单元，包括：依次连接的信号输入端、缓冲模块、复位模块，所述复位模块连接复位端、电源端和下拉模块，所述下拉模块连接复位端、电源端和信号生成模块，所述信号生成模块连接时钟、信号输出端和缓冲模块；其中，所述缓冲模块包括第一薄膜晶体管，所述复位模块包括第二薄膜晶体管，所述信号生成模块包括第三薄膜晶体管、以及与第三薄膜晶体管连接的电容，所述电容的一端与所述第三薄膜晶体管的栅极连接，电容的另一端分别与第三薄膜晶体管的源极、信号输出端连接，所述下拉单元包括第四薄膜晶体管；

这里，所述移位寄存器单元还包括保持模块，所述保持模块包括第五薄膜晶体管和第六薄膜晶体管；所述第五薄膜晶体管的栅极与第一薄膜晶体管的源极连接；具体为：

所述第五薄膜晶体管的栅极分别与第一薄膜晶体管的源极、第二薄膜晶体管的漏极、第三薄膜晶体管的栅极连接；所述第五薄膜晶体管的源极分别与第二薄膜晶体管的源极、第四薄膜晶体管的源极、电源端连接；所述第五薄膜晶体管的漏极与时钟连接；所述第六薄膜晶体管的栅极与第五薄膜晶体管的栅极连接，所述第六薄膜晶体管的源极分别与第五薄膜晶体管的源极、第二薄膜晶体管的源极、第四薄膜晶体管的源极、电源端连接；所述第六薄膜晶体管的漏极与时钟连接。

进一步的，所述移位寄存器单元还包括第七薄膜晶体管，所述第七薄膜晶体管的栅极分别与第一薄膜晶体管的栅极、信号输入端连接；所述第七薄膜晶体管的源极分别与第二薄膜晶体管的源极、第五薄膜晶体管的源极、第六薄膜晶体管的源极、第四薄膜晶体管的源极、电源端连接；所述第七薄膜晶体管的漏极与第六薄膜晶体管的漏极连接。

进一步的，所述第六薄膜晶体管采用双栅结构的薄膜晶体管。

进一步的，所述保持模块还包括第八薄膜晶体管和第九薄膜晶体管；其中，

所述第五薄膜晶体管的漏极与时钟连接为：所述第五薄膜晶体管的漏极分别与第八薄膜晶体管的源极、第九薄膜晶体管的栅极连接，所述第八薄膜晶体管的漏极与时钟连接，所述第九薄膜晶体管的漏极与时钟连接；

所述第六薄膜晶体管的漏极与时钟连接为：所述第六薄膜晶体管的漏极与第九薄膜晶体管的源极连接，所述第九薄膜晶体管的漏极与时钟连接。

进一步的，所述第八薄膜晶体管的栅极分别与第九薄膜晶体管的漏极、时钟连接；所述第八薄膜晶体管的源极还与第九薄膜晶体管的栅极连接。

进一步的，所述移位寄存器单元还包括第十薄膜晶体管和第十一薄膜晶体管；其中，

所述第十薄膜晶体管的栅极分别与第九薄膜晶体管的源极、第六薄膜晶体管的漏极、第七薄膜晶体管的漏极、第十一薄膜晶体管的栅极连接；所述第十薄膜晶体管的源极分别与第四薄膜晶体管的源极、第六薄膜晶体管的源极、第五薄膜晶体管的源极、第七薄膜晶体管的源极、第二薄膜晶体管的源极、第十一薄膜晶体管的源极、电源端连接；所述第十薄膜晶体管的漏极分别与第四薄膜晶体管的漏极、第三薄膜晶体管的源极、信号输出端连接；