[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有信号凹槽的半导体封装件及其制造方法。

背景技术

受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装体的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态(transition)，因而导致在高频下或短波下的信号强度减弱。因此，如何改善高频信号强度减弱的问题为业界努力重点之一。

发明内容

本发明有关于一种半导体封装件及其制造方法，可降低信号损耗。

根据本发明，提出一种半导体封装件。半导体封装件包括一基板、一第一信号接点、一半导体芯片、一封装体、一第一接地层及一介电层。半导体芯片设于基板上。封装体包覆半导体芯片且具有一上表面及一信号凹槽，信号凹槽从封装体的上表面延伸至第一信号接点。第一接地层形成于信号凹槽的内侧壁上。介电层形成于信号凹槽内。

根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板；设置一半导体芯片于基板上；形成一封装体包覆半导体芯片；形成一信号凹槽从封装体的上表面延伸至一第一信号接点；形成一第一接地层于信号凹槽的内侧壁上；以及，形成一介电层于信号凹槽内。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示本发明一实施例的半导体封装件的剖视图。

图1B绘示图1A的俯视图。

图2绘示依照本发明另一实施例的半导体封装件的俯视图。

图3绘示依照本发明另一实施例的半导体封装件的剖视图。

图4绘示依照本发明另一实施例的半导体封装件的剖视图。

图5A绘示依照本发明另一实施例的半导体封装件的剖视图。

图5B绘示图5A的俯视图。

图6A绘示依照本发明另一实施例的半导体封装件的剖视图。

图6B绘示图6A的俯视图。

图7A绘示依照本发明另一实施例的半导体封装件的剖视图。

图7B绘示图7A的仰视图。

图8A绘示依照本发明另一实施例的半导体封装件的剖视图。

图8B绘示图8A的仰视图。

图9绘示依照本发明另一实施例的半导体封装件的剖视图。

图10绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。

图11绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。

图12A绘示依照本发明另一实施例的半导体封装件的剖视图。

图12B绘示图12A中信号传输元件的仰视图。

图13绘示依照本发明另一实施例的信号传输元件的仰视图。

图14绘示依照本发明另一实施例的信号传输元件的仰视图。

图15绘示依照本发明另一实施例的信号传输元件的仰视图。

图16绘示依照本发明另一实施例的半导体封装件的剖视图。

图17绘示依照本发明另一实施例的半导体封装件的剖视图。

图18A绘示依照本发明另一实施例的半导体封装件的剖视图。

图18B绘示依照本发明另一实施例的半导体封装件的俯视图。

图19A绘示依照本发明另一实施例的半导体封装件的剖视图。

图19B绘示图19A的俯视图。

图20绘示依照本发明另一实施例的半导体封装件的剖视图。

图21绘示依照本发明另一实施例的半导体封装件的剖视图。

图22A至22G绘示图5A的半导体封装件的制造过程图。

图23A至23O绘示图12A的半导体封装件的制造过程图。

图24A至24I绘示图20A的半导体封装件的制造过程图。

图25A至25C绘示图21的半导体封装件的制造过程图。

主要元件符号说明：

100、200、300、400、500、600、700、800、900、1000、1000、1200、1300、1400、1500、1600、1700：半导体封装件

110、710、810、1210：基板

110b、111b、1210b：下表面

110s、140s、1250s：外侧面

110u、111u、1210u、1250u、1260u、140u、150u：上表面