[发明专利]相邻连线间的寄生电容参数估算方法和电路优化方法

说明书

技术领域

本发明涉及集成电路设计领域，更具体的说，是涉及一种相邻连线间的寄生电容参数估算方法和电路优化方法。

背景技术

随着科技的发展，电路优化设计成为集成电路设计流程中的一个重要阶段。电路优化的目的就是提高电路的电学性能，而电路的最终实际电学性能不仅取决电路的器件参数值，还取决于器件本身的寄生效应、器件之间的寄生效应、连线本身的寄生效应、连线之间的寄生效应、以及连线和器件之间的寄生效应，而在其中相邻连线间的寄生效应尤为关键。

从电路优化理论上来讲，为了得到准确的电路优化结果，需要精确考虑所设计的电路上的各个器件连线之间的寄生效应，尤其是电容之间所产生的寄生效应，也称为寄生电容。

针对该寄生电容，在现有技术面向电路进行微调优化的过程中，该寄生电容的估算方法主要包括：通过现有寄生参数提取软件工具对集成电路的物理版图中的寄生参数进行分析和提取，并基于电路性能的评估对电路参数进行微调，并据微调后的电路参数进行相应物理版图微调，重复执行上述过程，直至电路性能的评估满足设计要求。

由此可见，现有技术的面向电路进行微调优化的过程中，由于电路的微调次数成千上万，甚至数十万以上。如此次数内每次都循环调用现有寄生参数提取软件工具进行器件连线之间的寄生参数提取和物理版图微调比较费时间，导致整个优化过程速度很慢，优化效率低。

发明内容

有鉴于此，本发明提供了一种相邻连线间的寄生电容参数估算方法和电路优化方法，以克服现有技术中由于在电路优化设计的时候，电路的微调次数成千上万，甚至数十万以上，造成在如此次数内每次都循环调用现有寄生参数提取软件工具进行器件连线之间的寄生参数提取和物理版图微调比较费时间，导致整个优化过程速度很慢，优化效率低的问题。

为实现上述目的，本发明提供如下技术方案：

一种相邻连线间的寄生电容参数估算方法，应用于电路优化，包括：

获取待优化电路中的各个电路器件的结构参数p₁,p₂,…,p_n，n的取值为能够决定所述各个电路器件的几何尺寸的结构参数的个数，n的取值为正整数；

依据所述各个电路器件的所述结构参数p₁,p₂,…,p_n构建所述待优化电路中相邻连线间的寄生电容参数估算函数；

以所述相邻连线间的寄生电容参数估算函数估算电路中相邻连线间的寄生电容参数。

优选的，获取待优化电路中的各个电路器件的结构参数p₁,p₂,…,p_n，依据所述各个电路器件的所述结构参数p₁,p₂,…,p_n构建所述待优化电路中相邻连线间的寄生电容参数估算函数的过程包括：

以所述结构参数p₁,p₂,…,p_n为函数参量，分别构建器件外框在X方向上的尺寸函数和器件外框在Y方向上的尺寸函数；

将所述各个电路器件分为m个组，每组内有s个器件，其中，m×s＝j，m和s的取值为小于等于j的正整数，依据m组个电路器件的XL₁.……XL_s和YL₁……YL_s，分别构建相邻连线段之间间距函数和相邻连线段之间投影长度函数，其中，XL_1.……XL_s表示s个器件的器件外框在X方向上的尺寸，YL₁……YL_s表示s个器件的器件外框在Y方向上的尺寸；

依据所述相邻连线段之间间距函数得到d，同时，依据所述相邻连线段之间投影长度函数得到Lp，并以所述d和所述Lp为参量，构建所述待优化电路中相邻连线间的寄生电容参数估算函数，其中，d表示相邻连线段之间间距，Lp表示相邻连线段之间投影长度。

优选的，所述器件外框在X方向上的尺寸函数包括：

XL＝f_XL(p₁,p₂,…,p_n)