[发明专利]基于FPGA的高分辨率时间间隔测量装置

权利要求书

1.一种基于FPGA的高分辨率时间间隔测量装置，包括开始游标延迟链（1）、结束游标延迟链（2）、触发器单元（3）和数据采集与传输模块（4）；所述的开始游标延迟链（1）由n个第一路径延时单元（11）与n个桥接单元（12）级联组成，结束游标延迟链（2）由n个第二路径延时单元（21）与n个桥接单元（22）级联组成，其中1≤n≤139；开始游标延迟链（1）对输入的待测时间间隔信号Start经过逐级延时后进入触发器单元（3），结束游标延迟链（2）对输入的待测时间间隔信号Stop经过逐级延时后进入触发器单元（3），触发器单元（3）对延时后的Start、Stop信号进行边沿重合检测，检测结果通过数据采集与传输模块（4）对外输出时间间隔测量值，其特征在于：

所述的第一路径延时单元（11）和第二路径延时单元（21），均由FPGA芯片内的物理布线资源组成，分别用于对输入的待测时间间隔信号Start、Stop信号进行延时；

所述的桥接单元（12）和桥接单元（22），均由FPGA内输入或输出延时器件组成，分别用于对游标延迟链1和游标延迟链2的物理布线路径进行控制和调整。

2.根据权利要求1所述的基于FPGA的高分辨率时间间隔测量装置，其特征在于利用手动布局的方法对该装置的结构进行调整，将桥接单元（12）放置于FPGA内编号为奇数的固定区域内，使第一路径延时单元（11）的物理布线路径经过该固定区域后与触发器单元（3）的时钟端口相连接；将桥接单元（22）放置于FPGA内编号为偶数的固定区域内，使第二路径延时单元（21）的物理布线路径经过该固定区域后与触发器单元（3）的数据端口相连接。

3.根据权利要求1所述的基于FPGA的高分辨率时间间隔测量装置，其特征在于第一路径延时单元（11）和第二路径延时单元（21），通过手动布线的方法对路径延时单元的延迟路径进行调整，从中选取可以提供最高测量分辨率和最优延迟线性度的延迟路径，经过手动布线调整后第一路径延时单元（11）、第二路径延时单元（21）的延时时间分别为619皮秒、610皮秒。