[发明专利]半导体集成电路器件的制造方法

说明书

相关申请交叉引用

将2012年3月26日申请的日本专利申请No.2012-069669的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

技术领域

本发明涉及一种半导体集成电路器件（或半导体器件）的制造方法，具体地涉及一种在应用于贯通通孔（through via）技术，即TSV（Through Silicon Via，贯通硅通孔）技术时有效的技术。

背景技术

日本专利特开No.2009-43779（专利文献1）或与其对应的美国专利No.7932602（专利文献2）公开了一种形成钨基贯穿电极的技术，该钨基贯穿电极穿过已经预先掩埋在硅衬底的表面区中的掩埋氧化硅膜和在掩埋氧化硅膜上的金属前绝缘膜并到达其下表面。该文献中公开的TSV技术属于通孔（via）优先工艺，即在金属前绝缘膜形成之后形成贯通通孔的工艺。

日本专利特开No.2010-186870（专利文献3）公开了一种形成贯穿电极的技术，该贯穿电极从硅衬底的背表面侧穿过硅衬底并到达金属焊盘的下表面。该文献中公开的TSV技术属于所谓的“背通孔型通孔最后（back via type via last）”工艺。

[专利文献]

[专利文献1]日本专利特开No.2009-43779

[专利文献2]美国专利No.7932602

[专利文献3]日本专利特开No.2010-186870

发明内容

TSV技术常用作堆叠多个半导体芯片等的技术。但是本发明人已经说明在使用所谓的通孔优先工艺、通孔中间（via middle）工艺、正通孔型通孔最后（front via type via last）工艺等形成TSV时，可能存在由于后续工艺中的静电击穿导致发生诸如栅极击穿的缺陷的可能性。

以下将说明用于克服上述问题的手段。从本文的描述和附图将使本发明的其他问题和新颖特征变得显而易见。

以下将简述本文公开的实施例中的一个典型实施例。

以下是本发明的一个实施例的概述：在半导体集成电路器件的制造方法中，通过在半导体衬底中形成孔、在孔中形成绝缘构件且随后在孔中埋入导电构件作为贯通通孔电极，且同时以绝缘构件覆盖除孔底部之外的孔来形成贯通通孔电极。

以下将简述从本文公开的实施例中的该典型实施例获得的有益效果。

可减小诸如栅极击穿的缺陷发生的可能性。

附图说明

图1是示出用于说明根据本发明的第一实施例（包括变型例）的半导体集成电路器件的制造方法的概要（主要是通孔中间工艺）的晶片上的局部区域的俯视图（在完成贯通通孔电极的掩埋和平坦化时）；

图2是对应于图1的X-X’截面的晶片的截面图；

图3是示出根据本发明的第一实施例（包括变型例）的半导体集成电路器件的制造方法中的贯通通孔形成工艺的主要步骤的概要的工艺流程框图；

图4是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（在完成掩埋钨插塞时），其用于局部说明根据本发明的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；

图5是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（图案化贯通通孔形成抗蚀膜的步骤），其用于局部说明根据本发明的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；

图6是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成贯通通孔的步骤），其用于局部说明根据本发明的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；

图7是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成第一级布线层间绝缘膜和贯通通孔衬里绝缘膜的步骤），其用于局部说明根据本发明的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；

图8是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（图案化贯通通孔底部绝缘膜以形成抗蚀膜的步骤），其用于局部说明根据本发明的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；