[发明专利]密集导线及其接触垫的图案的形成方法及存储器阵列

说明书

技术领域

本发明是关于一种集成电路(IC)的制造方法，且特别是关于密集导线及其接触垫的图案的形成方法及存储器阵列。

背景技术

微影制程的解析度依曝光用波长、光学系统的数值孔径(NA)及掩膜设计而定，其极限约为曝光波长的1/5至1/3。当所需图案阵列的解析度超过微影系统的解析度时，例如在形成下一代动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的高密度栅极线阵列时，则需要降低间距的方法，其主要建立在形成间隙壁的技术上。

例如，超越微影解析度的密集导线图案可用以下方式形成：先微影定义平行基线图案再修剪，然后在基线图案的侧壁上形成两倍数量的具有较小宽度/间距的线形间隙壁，接着移除基线图案而留下线形间隙壁，作为超越微影解析度的目标线图形。

为以微影方式在小间距导线的末端定义接触垫，先前技术在线末端形成所谓鲨鱼颚(shark jaw)的布局，其中在各对邻近的线末端形成回路(loop)。各回路与邻近的回路位置错开，且具有大的长度及宽度以提供足够的空间而形成各个导线的接触垫。接着通过蚀刻打开各回路以电性分离相对应的两邻近导线，并接着在被打开的回路周围的末端部分形成接触垫。

然而，鲨鱼颚布局会消耗许多横向面积(lateral area)，因而对装置的聚集度产生不良的影响。再者，接触垫的定义需要额外的微影制程。

发明内容

本发明提供一种密集导线及其接触垫的图案的形成方法及存储器阵列。

本发明提供一种密集导线及其接触垫的图案的形成方法。此形成方法特别适用于形成超越微影解析度的密集导线及其接触垫。

本发明提供一种具有密集导线及其接触垫的存储器阵列，其可以通过本发明的密集导线及其接触垫的图案的形成方法而形成。

本发明提供一种DRAM存储器芯片，其包括多个存储器阵列，多个存储器阵列各自具有密集导线及其接触垫，并可以用本发明的方法来形成。

本发明的密集导线及其接触垫的图案的形成方法如下。在基底上形成多个平行基线图案后，修剪各基线图案。在经修剪的基线图案的侧壁上形成间隙壁形态的多个衍生线图案，并于衍生线图案的末端之间且邻近基线图案的末端形成多个衍生横向图案。接着移除基线图案，然后至少移除多个衍生线图案的末端部分，使得衍生线图案各自分离，且至少部分的衍生横向图案变为接触垫图案，其中每个接触垫图案各自连接于一个衍生线图案。通过特定基线图案线末端的形状及布局以最小化所需的区域，即可提供各线可靠的电性连接并同时维持各线之间的电性隔离。因此，实施例所述基线图案及伴随的切段图案(chop pattern)可改善存储器芯片的晶粒空间(die space)利用效率。

在本发明的一实施例中，上述方法还包括将衍生线图案及横向图案的余留部分的图案转移至下方的导体层，以形成导线及其接触垫。

在本发明的一实施例中，衍生线图案及横向图案的余留部分的图案直接作为导线及其接触垫。

在本发明的一实施例中，该些基线图案的材料包括光阻材料。

在本发明之一实施例中，基线图案彼此分离，使得衍生线图案排列成互相分离的多对，其中每对衍生线图案包括通过两个衍生横向图案连接的两个衍生线图案。在此实施例中，在至少移除衍生线图案的末端部分的步骤中，可以仅移除各衍生线图案的一末端部分。在一例中，衍生线图案各自具有第一末端及第二末端，各衍生线图案所被移除的末端部分是由位于此衍生图案的第一或第二末端的一切段开口所定义，这些切段开口交替配置在衍生线图案的第一末端及第二末端，且在衍生线图案的第一或第二末端的该些切段开口交错排列。

在本发明的一实施例中，有多个基横向图案与基线图案一起形成，且位于基线图案的末端之间；当修剪该些基线图案时，也修剪这该些基横向图案；当移除该些基线图案时，也移除该些基横向图案。在此实施例中，位于至少两个邻近的基线图案的末端的该些基横向图案可互相结合。在至少移除衍生线图案的该些末端部分的步骤中，可移除各衍生线图案的一末端部分及部分的衍生横向图案。在一例中，各衍生线图案具有第一末端及第二末端，衍生线所被移除的末端部分及衍生横向图案所被移除的部分是通过一罩幕层中的多个切段开口所定义，各切段开口露出一对邻近的衍生线图案的位在第一末端或第二末端的该些末端部分，且该些切段开口交替排列在衍生线图案的第一末端及第二末端。另外，此实施例中基线图案及基横向图案可排列成蛇形结构、一系列的成对的叉合叉状结构，或者两个相对的梳状结构。