[发明专利]一种高速数据采集和传输装置

权利要求书

1.一种高速数据采集和传输装置，其特征在于，包括：

可编程逻辑器件数据采集模块，用于实现对一个或多个通道的电信号数据进行高速采集和缓冲；

RAM读写协调控制模块，用于可编程逻辑器件控制数据的高速缓冲和读取；同时在单片机存在数据请求时，将一定数据长度的数据从RAM中读出，并缓冲在可编程逻辑器件中；

通信模块，用于实现可编程逻辑器件与单片机的通信，模块由乒乓操作的一对后级FIFO和SPI通信实现单片机与可编程逻辑器件间数据的读取；

以太网数据发送模块，通过对UIP协议栈进行优化，获取易于IP分包发送的数据量，将数据发送过程简化成了拷贝包头和通过可编程逻辑器件间接读取缓存在RAM的数据到网络缓冲区。

2.根据权利要求1所述的高速数据采集和传输装置，其特征在于，所述装置的实现方式：采用可编程逻辑器件采集数据并将数据缓存到外部RAM中，通过对UIP协议栈进行优化，数据发送过程简化成了拷贝包头和单片机通过可编程逻辑器件间接读取缓存在外部RAM的数据到单片机内部网络缓冲区，同时数据的IP分包发送的缓冲区长度按需任意设定。

3.根据权利要求1所述的高速数据采集和传输装置，其特征在于，所述可编程逻辑器件数据采集模块实现数据的高速采集和缓冲的方式为：可编程逻辑器件对一个或者多个AD转换芯片进行控制，实现对一个通道或者多通道的电信号数据的高速采集；将AD采集到的数据按照各路AD标号，按顺序依次写入乒乓操作的两个前级FIFO；当第一个前级FIFO写满时，开启一次RAM的写操作，与此同时，第二个前级FIFO写进整理好的数据；当第二个前级FIFO写满时，开启一次RAM的写操作，与此同时，第一个前级FIFO写进整理好的数据，实现AD数据的高速采集和缓冲。

4.根据权利要求1所述的高速数据采集和传输装置，其特征在于，所述RAM读写协调控制模块的实现方式为：该模块由可编程逻辑器件对RAM的读写控制，实现大数据量的高速缓冲和读取；当可编程逻辑器件数据采集模块的一个采集缓冲区填满时，将触发RAM的写操作；将数据保存在RAM中；其中RAM写的优先级比读的高；对RAM进行读写时，是以一定数据长度读取，并缓冲在可编程逻辑器件中，实现RAM读写交替进行；其中可编程逻辑器件检测后级的FIFO有没有一个被读空，若有，则触发RAM的读操作，从而让后一级的FIFO能及时被填满；若没有，则将数据继续保存在RAM中，作为以太网的数据缓冲。

5.根据权利要求1所述的高速数据采集和传输装置，其特征在于，所述通信模块的实现方式为：当第一个后级FIFO写满时，可编程逻辑器件通过SPI向单片机发送数据传送请求，若单片机响应并传来数据读取命令，则将第一个后级FIFO的数据通过SPI传送给单片机，与此同时，第二个后级FIFO接收前级RAM读取出的数据；

当第二个后级FIFO写满时，可编程逻辑器件通过SPI向单片机发送数据传送请求，若单片机响应并传来数据读取命令，则将第二个后级FIFO的数据通过SPI传送给单片机，与此同时，第一个后级FIFO接收前级RAM读取出的数据。