[发明专利]半导体封装及其形成方法

说明书

技术领域

本发明总体上涉及半导体封装，并且更具体地涉及半导体封装及其形成方法。

背景技术

半导体器件用于多种电子和其他应用中。半导体器件包括集成电路，这种集成电路通过在半导体晶片上方沉积多种类型的薄膜材料并且对薄膜材料进行图案化以形成集成电路而形成在半导体晶片上。

使用各种封装技术封装半导体器件。一种封装半导体器件的方法为晶片级封装，其是指这样一种特定的封装技术，其中，以晶片级封装集成电路。在进行晶片级封装时，代替在晶片切片之后组装每个单独单元的封装的传统工艺，以晶片级封装集成电路。直接在晶片上封装芯片，并且在封装芯片之后进行晶片的切片。晶片级封装可用于制造芯片级封装。

使用这种晶片级封装形成的封装（即，晶片级封装（WLP））为一种针对高速封装要求的有前景的解决方法。由于WLP上的互连线的长度受限于裸片（die）尺寸，所以WLP具有最小数量的电寄生元件。

由于所产生的封装具有与裸片大约相同的尺寸，所以晶片级封装为真正的芯片级封装技术。通过扩展晶片制造工艺以包含器件互连和器件保护工艺，晶片级封装使晶片制造工艺与以晶片级进行封装并且可能进行测试和烧焊结合，精简过程并且降低制造成本。

嵌入式晶片级封装是对标准晶片级封装的一种增强，其中，在人工晶片上实现封装。将标准晶片切片，并且将切割的（singulated）芯片设置在载体上。可自由地选择载体上的芯片之间的距离。芯片周围的间隙可填充有封装材料，以形成人工晶片。对人工晶片进行加工，以制造包括芯片和周围的扇出区域的封装。在形成嵌入式晶片级球栅阵列（eWLB）封装的芯片和扇出区域上可实现互连元件。

发明内容

通过本发明的说明性实施例来总体上解决或避开这些和其他问题并且总体上实现技术优点。

在一个实施例中，一种形成半导体封装的方法，包括将第一裸片和第二裸片设置在载体上方。用封装材料覆盖第一裸片和第二裸片中的至少一者，以形成具有顶表面和相对的底表面的封装件（encapsulant）。使所述封装件从底表面开始薄化，以露出第一裸片的第一表面而不露出第二裸片。对第一裸片的露出的第一表面进行选择性蚀刻，以露出第一裸片的第二表面。形成背面导电层，以接触第一表面。第二裸片通过封装件的第一部分与背面导电层分离。

根据本发明的一个实施例，一种形成半导体封装的方法，包括将第一裸片和第二裸片设置在载体上方，并且将与第一裸片和第二裸片相邻的半导体支柱设置在载体上。用封装材料覆盖第一裸片和第二裸片以及半导体支柱，以形成具有顶表面和相对的底表面的封装件。使封装件和载体分离，以露出底表面。使封装件从底表面开始薄化，以露出第一裸片的第一表面和半导体支柱的第二表面，而不露出第二裸片。第一裸片具有大于第二裸片的竖直高度，从而薄化使得露出第一表面，而不露出第二裸片。去除半导体支柱，以形成贯通开口（through opening）。在贯通开口内形成接触第一裸片的背面导电层。通过封装件的第一部分使第二裸片与背面导电层分离。

根据本发明的一个实施例，一种半导体封装，包括：第一裸片，具有第一背面接触区域并且设置在封装件内；以及第二裸片，设置在封装件内。第一裸片通过封装件的第一部分与第二裸片分离。在第一裸片和第二裸片下方设置有导电层。导电层接触第一背面接触区域。封装件的第二部分使第二裸片的背面和导电层分离。

以上已经相当广泛地概述了本发明的一个实施例的特征，从而可更好地理解本发明的以下详细描述。下文中将描述本发明的实施例的其他特征和优点，这些特征和优点构成本发明的权利要求书的主题。本领域的技术人员应理解的是，所公开的构思和特定实施例可容易地用作修改或设计用于执行本发明的相同目的的其他结构或工艺的基础。本领域的技术人员还应认识到，这种等效的结构不背离所附权利要求书中阐述的本发明的精神和范围。

附图说明

为了更完整地理解本发明及其优点，现在参照结合附图的以下描述，其中：

图1（其包括图1A和1B）示出了根据本发明的实施例的具有多个裸片的半导体封装，其中，图1A示出了横截面图，并且图1B示出了顶视图；

图2（其包括图2A-2K）示出了根据本发明的实施例的各种制造阶段期间的半导体封装；

图3（其包括图3A-3E）示出了形成具有多个不同尺寸的裸片的半导体封装的一个可替代实施例；

图4（其包括图4A-4C）示出了形成具有至少两个不同尺寸的裸片的半导体封装的一个可替代实施例；