[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，特别是指一种具有导电通孔的半导体装置。

背景技术

随着半导体的技术不断地进步，愈来愈多的电子组件可以整合在一个半导体装置内，且随着电子产品的轻薄短小的趋势，半导体装置的体积也愈来愈小，因而发展出立体(3D)封装的技术，也就是将多个芯片安装在同一半导体装置中。同时，为了达到该些芯片相互堆栈的需求，因而发展出所谓的硅穿孔(Through Silicon Vias;TSV)的技术，也就是在硅基板中形成多个贯穿孔。由此，可提高该半导体装置的处理速度，并大幅降低功率的损耗。

图1为绘示现有技术的半导体装置的剖视示意图。如图所示，半导体装置1包括硅基板10、绝缘层12、凸块底下金属层(Under Bump Metallurgy;UBM)13以及多个导电凸块14。该硅基板10具有多个硅穿孔11，该绝缘层12形成于该硅基板10上并外露出该些硅穿孔11的端部，该凸块底下金属层13形成于该些硅穿孔11的端部上，该些导电凸块14形成于该凸块底下金属层13上。

然而，该导电凸块14经由回焊以焊接至该硅基板10的凸块底下金属层13上，此时因热所产生的残留应力会集中在该些导电凸块14与该些硅穿孔11间的交界面，也就是图1的应力集中处15，使得该些导电凸块14于后续上板后，可能出现破裂(crack)的情形，因而降低该半导体装置1的信赖性及产品的良率。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺点，本发明的主要目的在于提供一种半导体装置，可提高该半导体装置的信赖性及产品的良率。

本发明的半导体装置包括：基板，其具有相对的第一表面与第二表面、及多个贯穿该些导电通孔该第一表面与该第二表面的导电通孔；绝缘层，其形成于该基板的第一表面上，并外露出该些导电通孔的端部；以及缓冲层，其形成于该些导电通孔的端部周缘的绝缘层上。

本发明还提供一种半导体装置，其包括：基板，其具有相对的第一表面与第二表面、及多个贯穿该第一表面与该第二表面的导电通孔；绝缘层，其形成于该基板的第一表面上，并外露出该些导电通孔的端部；线路重布层，其形成于该些导电通孔端部及该绝缘层上；介电层，其形成于该绝缘层与该线路重布层上，并具有外露出该线路重布层的一部分的介电层开孔；以及缓冲层，其形成于该介电层开孔周缘的介电层上。

由上可知，本发明的半导体装置，主要在该些导电通孔的端部周缘的绝缘层上、或在该介电层开孔周缘的介电层上形成缓冲层，藉以降低回焊时因热所产生的残留应力，进而提高该半导体装置的信赖性及产品的良率。

附图说明

图1为绘示现有技术的半导体装置的剖视示意图。

图2A为绘示本发明的第一实施例的半导体装置的剖视示意图。

图2B为绘示本发明图2A的半导体装置的仰视示意图。

图3为绘示本发明的第二实施例的半导体装置的剖视示意图。

图4为绘示本发明的第三实施例的半导体装置的剖视示意图。

图5为绘示本发明的第四实施例的半导体装置的剖视示意图。

图6为绘示本发明的第五实施例的半导体装置的剖视示意图。

符号说明

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「一」、「周缘」、「第一」及「第二」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A为绘示本发明的第一实施例的半导体装置的剖视示意图。如图所示，半导体装置2包括半导体基板20、第一绝缘层21、第一缓冲层(Buffer Layer)22以及第二缓冲层221。

该半导体基板20具有多个导电通孔201、相对的第一表面20a与第二表面20b，该些导电通孔201贯穿该第一表面20a与该第二表面20b。