[发明专利]埋入式电阻

权利要求书

1.一种埋入式电阻，包含有：

第一层间介电层，位于一基底上；

盖层，位于该第一层间介电层上，其中该盖层具有一沟槽；

电阻层，顺应覆盖该沟槽，因而具有一U型的剖面结构；以及

盖膜，位于该沟槽中以及该电阻层上。

2.如权利要求1所述的埋入式电阻，还包含：

MOS晶体管设置于该电阻层旁边的该第一层间介电层中。

3.如权利要求2所述的埋入式电阻，还包含：

多个插槽接触插塞（Slot Contacts）设置于该第一层间介电层中以及电连接该ＭＯＳ晶体管。

4.如权利要求1所述的埋入式电阻，其中该电阻层包含氮化钛层。

5.如权利要求1所述的埋入式电阻，其中该盖膜包含一介电材。

6.如权利要求1所述的埋入式电阻，还包含：

缓冲层，设置于该盖层上，但暴露出该电阻层以及该盖膜。

7.如权利要求6所述的埋入式电阻，其中该缓冲层延伸至该沟槽内并覆盖该沟槽但位于该电阻层下方。

8.如权利要求6所述的埋入式电阻，其中该盖膜的一顶面与该盖层上的该缓冲层的一顶面齐平。

9.如权利要求1所述的埋入式电阻，其中U型的该电阻层具有至少一垂直部平行于该沟槽的侧面，且该盖膜的一顶面与该垂直部的顶端齐平。

10.如权利要求2所述的埋入式电阻，还包含：

第二层间介电层，位于该盖层、该电阻层以及该盖膜上。

11.如权利要求10所述的埋入式电阻，还包含：

多个接触插塞（Contact Plugs），且一部分的该些接触插塞位于该第二层间介电层中并分别电连接该电阻层，而另一部分的该些接触插塞位于该第二层间介电层、该盖层以及该缓冲层中并分别电连接该MOS晶体管。

12.如权利要求11所述的埋入式电阻，还包含：

至少一牺牲栅极，位于该第一层间介电层中以及电连接该电阻层的该些接触插塞的正下方。

13.如权利要求11所述的埋入式电阻，还包含：

至少一牺牲栅极，位于该第一层间介电层中以及该电阻层的正下方，但与该些接触插塞错位（misalignment）。

14.一种埋入式电阻，包含有：

第一层间介电层，位于一基底上；

盖层，位于该第一层间介电层上，其中该盖层具有一沟槽；以及

块状电阻层，位于该沟槽中。

15.如权利要求14所述的埋入式电阻，还包含：

MOS晶体管设置于该块状电阻层旁边的该第一层间介电层中。

16.如权利要求14所述的埋入式电阻，还包含：

缓冲层，设置于该盖层上，但暴露出该块状电阻层。

17.如权利要求16所述的埋入式电阻，其中该缓冲层延伸至该沟槽内并覆盖该沟槽但位于该块状电阻层下方。

18.如权利要求16所述的埋入式电阻，其中该块状电阻层的一顶面与该盖层上的该缓冲层的一顶面齐平。

19.如权利要求14所述的埋入式电阻，还包含：

第二层间介电层，位于该盖层以及该块状电阻层上。

20.如权利要求19所述的埋入式电阻，还包含：

多个接触插塞（Contact Plugs），且一部分的该些接触插塞位于该第二层间介电层中并分别电连接该块状电阻层，而另一部分的该些接触插塞位于该第二层间介电层、该盖层以及该缓冲层中并分别电连接该MOS晶体管。

21.如权利要求20所述的埋入式电阻，还包含：

至少一牺牲栅极，位于该第一层间介电层中以及电连接该块状电阻层的该些接触插塞的正下方。

22.如权利要求20所述的埋入式电阻，还包含：

至少一牺牲栅极，位于该第一层间介电层中以及该块状电阻层的正下方，但与该些接触插塞错位（misalignment）。