[发明专利]形成大马士革铜金属层的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种形成大马士革铜金属层的方法。

背景技术

目前，在45nm及其以下的技术节点中，由于对于后段铜金属层工艺的要求越来越高，一般采用非晶碳（amorphous carbon）层作为刻蚀工艺中的硬掩膜，以刻蚀出铜金属层大马士革结构，并在刻蚀工艺完成之后，先将该非晶碳层去除，再进行阻挡层和籽铜（Cu seed）的填充工艺；最后，利用化学机械研磨工艺（Chemical Mechanical Polishing，简称CMP）去除多余的铜，进而形成铜布线。

但是，随着器件尺寸的越来越下，使得位于介质层和铜之间的阻挡层的厚度越来越小，当对铜进行化学机械研磨工艺时，很容易发生因研磨过度而损伤介质层，使得介质层的厚度差异较大，进而降低器件的性能和稳定性。

中国专利（公开号：CN1466190A）公开了一种在半导体装置内形成铜金属线的方法，主要通过于贯穿孔插塞上覆盖一缓冲膜来缓冲在后续制造工艺中所施加的应力。该技术文献所公开的内容并不能解决由于阻挡层变薄而导致后续的研磨工艺易对介质层造成损伤问题，使得介质层的厚度不均而降低器件的性能和稳定性。

中国专利（申请公布号：CN102881673A）公开了一种铜大马士革结构及其制造方法，主要通过在铜金属互联层上沉积第一刻蚀阻挡层和金属隔离层，刻蚀该金属隔离层后，继续沉积第二刻蚀阻挡层和第一金属互联层间的介质并平坦化后，刻蚀第一铜金属互联层间的介质至第一刻蚀阻挡层，形成沟槽并在该沟槽填充铜金属，平坦化后得到第一铜金属互联层。该技术文献并没有公开能够解决由于阻挡层变薄而导致后续的研磨工艺易对介质层造成损伤问题的相关技术特征，同样存在由于研磨工艺造成介质层的厚度不均而降低器件的性能和稳定性的隐患。

发明内容

针对上述存在的问题，本发明公开了一种形成大马士革铜金属层的方法，其中，包括以下步骤：

于一半导体结构衬底上从下至上顺序依次沉积刻蚀停止层、介电质层、硬掩膜层和介质抗反射层；

采用光刻、刻蚀工艺，回蚀所述介质抗反射层至所述半导体结构衬底的上表面，形成大马士革沟槽；

沉积阻挡层覆盖所述大马士革沟槽的底部及其侧壁；

电镀金属充满所述大马士革沟槽并覆盖所述阻挡层的上表面，形成金属层；

采用平坦化工艺去除部分所述金属层至剩余的硬掩膜层的上表面后，去除所述剩余的硬掩膜层，形成金属互联结构。

上述的形成大马士革铜金属层的方法，其中，所述介质抗反射层于所述刻蚀工艺中被完全去除，且所述阻挡层还覆盖剩余的硬掩膜层上表面。

上述的形成大马士革铜金属层的方法，其中，所述半导体结构衬底为具有底层器件结构的硅片。

上述的形成大马士革铜金属层的方法，其中，所述刻蚀停止层的材质为氮化硅或掺氮碳化硅等。

上述的形成大马士革铜金属层的方法，其中，所述介电质层的材质为二氧化硅或掺碳二氧化硅等。

上述的形成大马士革铜金属层的方法，其中，所述硬掩膜层的材质为非晶体碳，且采用灰化工艺去除所述剩余的硬掩膜层。

上述的形成大马士革铜金属层的方法，其中，所述阻挡层的材质为氮化钽或钽等。

上述的形成大马士革铜金属层的方法，其中，所述金属为铜。

上述的形成大马士革铜金属层的方法，其中，所述平坦化工艺为化学机械研磨工艺。

上述的形成大马士革铜金属层的方法，其中，所述硬掩膜层的硬度大于所述金属层的硬度，且所述硬掩膜层的杨氏模量大于所述金属层的杨氏模量。

综上所述，本发明一种形成大马士革铜金属层的方法，通过采用硬掩膜层作为平坦化工艺如化学机械研磨工艺等的停止层，能够有效的平坦化工艺中的研磨过度，而导致介质层厚度差异情况的出现，进而提高器件的性能和稳定性，以提高产品的良率，同时降低了工艺成本。

附图说明

图1-5为实施例中形成大马士革铜金属层的方法的结构流程示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

在后段铜金属层工艺中，首先，于一半导体结构衬底上从下至上顺序依次沉积刻蚀停止层、介电质层、硬掩膜层和介质抗反射层后，采用光刻、刻蚀工艺，回蚀介质抗反射层至半导体结构衬底的上表面，形成大马士革沟槽；其中，介质抗反射层于刻蚀工艺中被完全去除。