[发明专利]降低栅区域的表层氧化对衬底消耗的方法

说明书

技术领域

本发明属于半导体制造领域，涉及一种衬底的处理方法，特别是涉及一种降低栅区域的表层氧化对衬底消耗的方法。

背景技术

金属氧化物器件（MOS）器件结构包括有源区、源极、漏极和栅极，其中，有源区位于半导体衬底中，栅极位于有源区上方，栅极两侧的有源区分别进行离子注入后形成源极和漏极，栅极下方具有导电沟道，栅极和导电沟道之间有栅氧化层。根据离子注入的不同类型，MOS器件又分为PMOS器件和NMOS器件。在MOS器件的制造过程中，最先在半导体衬底上生长栅氧化层和栅极，再生长MOS器件的其它结构。

在互补金属氧化物器件（CMOS）的制造工艺中，栅极的制造工艺举足轻重，其代表整个半导体制造工艺的工艺水准，这是由于栅极的线宽、电阻率等参数直接影响形成的互补金属氧化物器件的响应速率、功耗等参数，因此必须严格控制栅极的轮廓和尺寸。

目前，互补金属氧化物器件的栅极通常由多晶硅制成，一般采用干法刻蚀工艺来刻蚀所述多晶硅。通常包括如下步骤：在半导体衬底上形成栅氧化层，然后在栅氧化层上沉积多晶硅层，再刻蚀多晶硅层和栅氧化层，形成栅区域。但是在多晶硅刻蚀后，会在多晶硅表面形成损伤。为了修复干法刻蚀形成的损伤，通常还需要将多晶硅表面及其两边的衬底表面进行氧化，形成氧化层，所述氧化层还可充当后续隔离层的缓冲层。所述氧化层在后续一系列工序后将被去除。

在上述形成氧化层的过程中，会消耗一部分衬底。以硅衬底为例，硅的消耗量与形成的二氧化硅氧化层的厚度比为0.44:1，即形成1个厚度的氧化层会消耗掉0.44个厚度的衬底，这将会导致在后续去掉氧化层之后，栅极两侧的衬底下凹，影响半导体器件的性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种降低栅区域的表层氧化对衬底消耗的方法，用于解决现有技术中去掉栅区域及其两侧的衬底上的氧化层之后，栅极两侧的衬底下凹，影响半导体器件的性能的问题。

为实现上述目的及其他相关目的，本发明提供一种降低栅区域的表层氧化对衬底消耗的方法，该方法至少包括以下步骤：

1）提供一半导体衬底，在所述半导体衬底上形成栅区域；

2）进行氮离子注入，在栅区域两侧的半导体衬底上部形成注氮层；

3）采用氧化工艺，在步骤2）获得的结构上形成氧化层。

可选地，于所述步骤2）之前还包括在所述栅区域上表面形成硬掩膜的步骤。

可选地，于所述步骤3）之前还包括一热处理的步骤。

可选地，所述热处理的温度范围是500~1000 ℃，热处理时间为1~30 s,热处理气氛为惰性气体。

可选地，所述半导体衬底的材料为Si；所述栅区域的材料包括多晶硅。

可选地，于所述步骤3）中，在栅区域两侧的半导体衬底表面形成的氧化层厚度范围是10~100 埃。

可选地，所述注氮层的厚度范围是100~500埃。

可选地，所述氮离子注入的剂量范围是1E13~1E15 atom/cm²，能量范围是0.5~10 KeV。

可选地，于所述步骤3）中，所述氧化工艺的温度范围是500~1000 ℃，氧化时间为1~30 s。

可选地，在氧化过程中通入氧气，氧气的流量范围是1 sccm~10 slm。

如上所述，本发明的降低栅区域的表层氧化对衬底消耗的方法，具有以下有益效果：通过在氧化工艺之前，在栅区域两侧的半导体衬底上注氮以形成注氮层，使栅极区域两侧的半导体衬底表面形成的氧化层厚度大大变薄，从而降低了衬底的消耗量，在去除氧化层后衬底下凹程度大大降低，提高了器件性能。

附图说明

图1显示为本发明的降低栅区域的表层氧化对衬底消耗的方法中在半导体衬底上形成栅氧化层和多晶硅层的示意图。

图2显示为本发明的降低栅区域的表层氧化对衬底消耗的方法中进行刻蚀形成栅区域的示意图。

图3显示为本发明的降低栅区域的表层氧化对衬底消耗的方法中进行注氮以在栅区域两侧的半导体衬底上部形成注氮层的示意图。

图4显示为本发明的降低栅区域的表层氧化对衬底消耗的方法中采用氧化工艺在栅区域及其两侧的半导体衬底表面形成氧化层的示意图。

图5显示为在图2所示结构的栅区域及其两侧的半导体衬底表面形成氧化层的示意图。

图6显示为图4中虚线方框所示区域的放大图。

图7显示为图5中虚线方框所示区域的放大图。

元件标号说明

1 半导体衬底