[发明专利]降低栅区域的表层氧化对衬底消耗的方法在审
| 申请号： | 201310077005.X | 申请日： | 2013-03-11 |
| 公开（公告）号： | CN104051264A | 公开（公告）日： | 2014-09-17 |
| 发明（设计）人： | 陈勇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265 |
| 代理公司： | 上海光华专利事务所 31219 | 代理人： | 李仪萍 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 降低 区域 表层 氧化 衬底 消耗 方法 | ||
1.一种降低栅区域的表层氧化对衬底消耗的方法，其特征在于，该方法至少包括以下步骤：
1）提供一半导体衬底，在所述半导体衬底上形成栅区域；
2）进行氮离子注入，在栅区域两侧的半导体衬底上部形成注氮层；
3）采用氧化工艺，在步骤2）获得的结构上形成氧化层。
2.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：于所述步骤2）之前还包括在所述栅区域上表面形成硬掩膜的步骤。
3.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：于所述步骤3）之前还包括一热处理的步骤。
4.根据权利要求3所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：所述热处理的温度范围是500~1000 ℃，热处理时间为1~30 s,热处理气氛为惰性气体。
5.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：所述半导体衬底的材料为Si；所述栅区域的材料包括多晶硅。
6.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：于所述步骤3）中，在栅区域两侧的半导体衬底表面形成的氧化层厚度范围是10~100埃。
7.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：所述注氮层的厚度范围是100~500埃。
8.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：所述氮离子注入的剂量范围是1E13~1E15 atom/cm2，能量范围是0.5~10 KeV。
9.根据权利要求1所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：于所述步骤3）中，所述氧化工艺的温度范围是500~1000 ℃，氧化时间为1~30 s。
10.根据权利要求9所述的降低栅区域的表层氧化对衬底消耗的方法，其特征在于：在氧化过程中通入氧气，氧气的流量范围是1 sccm~10 slm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310077005.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：提钒冷却剂及其制备方法
- 下一篇：接地故障检测与复位装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
