[发明专利]在CMOS工艺中单片集成光子元件与电子元件

说明书

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2009年9月8日、申请号为200980139256.8、发明名称为“在CMOS工艺中单片集成光子元件与电子元件”的发明专利申请案。

对相关申请案的交叉参考/以引用的方式并入

本申请案参考2009年9月4日申请的第12/554,449号美国专利申请案和2008年9月8日申请的第61/191,479号临时申请案和2008年11月14日申请的第61/199,353号临时申请案并主张其优先权，所述申请案在此以全文引用的方式并入本文中。

上述申请案中的每一者在此以全文引用的方式并入本文中。

联邦政府资助的研究或开发

[不适用]

缩微胶片/版权参考

[不适用]

技术领域

本发明的某些实施例涉及半导体处理。更明确来说，本发明的某些实施例涉及一种用于在CMOS工艺中单片集成光子元件和电子元件的方法和系统。

背景技术

随着数据网络逐步增加以满足不断增长的带宽要求，铜数据通道的缺陷正变得显而易见。因辐射的电磁能量引起的信号衰减和串扰是此类系统的设计者所面临的主要阻碍。可通过均衡化、编码和屏蔽而使其在一定程度上减轻，但这些技术要求相当大的功率、复杂性和大体积电缆的代价，同时仅提供能达到的少量的改善和非常有限的缩放性。光学通信因为没有此些通道限制，已被视为铜链接的后继者。

通过将此类系统与参考图式在本申请案的其余部分中所陈述的本发明进行比较，所属领域的技术人员将明白常规和传统的方法的其它限制和缺点。

发明内容

大体上在图中展示和/或结合图中的至少一者来描述一种用于在CMOS工艺中单片集成光子元件与电子元件的系统和/或方法，其在技术方案中有更全面的陈述。

通过以下描述和图式，将更完全地理解本发明的各种优点、方面和新颖特征，以及本发明的所说明的实施例的细节。

附图说明

图1A是根据本发明的实施例的光子学方式实现的CMOS芯片的框图。

图1B是说明根据本发明的实施例的示范性光子学方式实现的CMOS芯片的斜视图的图。

图1C是说明根据本发明的实施例的耦合到光纤电缆的示范性CMOS芯片的图。

图2是根据本发明的实施例的具有背面蚀刻和金属沉积的示范性光子学方式实现的工艺流的框图。

图3A是根据本发明的实施例的具有双重SOI衬底的示范性光子学方式实现的工艺流的框图。

图3B是根据本发明的实施例的具有不同光学和电子装置层厚度的示范性光子学方式实现的工艺流的框图。

图3C是根据本发明的实施例的具有晶片/芯片结合的示范性光子学方式实现的工艺流的框图。

图4A是根据本发明的实施例的示范性集成电气和光电子装置的横截面。

图4B是根据本发明的实施例的使用双重SOI工艺而制造的示范性集成电气和光电子装置的横截面。

图4C是根据本发明的实施例的使用两个硅层厚度而制造的示范性集成电气和光电子装置的横截面。

图4D是根据本发明的实施例的使用晶片/芯片结合而制造的示范性集成电气和光电子装置的横截面。

图5是说明根据本发明的实施例的将浅沟槽用作底部覆层的示范性结构的图。

图6是说明根据本发明的实施例的示范性外延横向过生长光学装置的图。

图7是说明根据本发明的实施例的通过移除硅而示范形成覆层的图。

图8是说明根据本发明的实施例的通过氧植入和热处理而示范形成氧化物的图。

图9是说明根据本发明的实施例的示范性背面蚀刻结构的图。

图10是说明根据本发明的实施例的示范性背面蚀刻结构的图。

图11是说明根据本发明的实施例的具有金属镜的示范性背面蚀刻结构的图。

具体实施方式