[发明专利]非易失性锁存电路和存储设备有效
申请号: | 201310067922.X | 申请日: | 2013-03-04 |
公开(公告)号: | CN103310840A | 公开(公告)日: | 2013-09-18 |
发明(设计)人: | 川嶋将一郎 | 申请(专利权)人: | 富士通半导体股份有限公司 |
主分类号: | G11C16/06 | 分类号: | G11C16/06 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 朱胜;李春晖 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性锁存 电路 存储 设备 | ||
1.一种非易失性锁存电路,包括:
锁存电路部;
电荷吸收电路部;以及
第一铁电体电容器,具有连接到板线的第一电极和连接到所述电荷吸收电路部的第二电极,
其中,当将信息从所述第一铁电体电容器读取到所述锁存电路部时,操作所述板线以使得所述电荷吸收电路部吸收从所述第一铁电体电容器输出的电荷的至少一部分,从而抑制所述第一铁电体电容器的所述第二电极的电位的变化。
2.根据权利要求1所述的非易失性锁存电路,
其中,所述电荷吸收电路部具有吸收所述电荷的至少一部分的第二铁电体电容器,以及
其中,所述非易失性锁存电路还包括电荷转移电路部,所述电荷转移电路部将电荷从所述第一铁电体电容器转移到所述第二铁电体电容器。
3.根据权利要求2所述的非易失性锁存电路,
其中,所述电荷转移电路部是由p沟道场效应晶体管构成的源极跟随器。
4.根据权利要求1所述的非易失性锁存电路,
其中,所述锁存电路部连接到所述第一铁电体电容器的第二电极。
5.根据权利要求1所述的非易失性锁存电路,还包括:
与所述锁存电路部的多个互补端子相对应的多组所述第一铁电体电容器与所述电荷吸收电路部。
6.根据权利要求1所述的非易失性锁存电路,
其中,所述电荷吸收电路部具有第一晶体管,所述第一晶体管具有连接到所述第一铁电体电容器的第二电极的漏极和连接到基准电位节点的源极,以及
其中,所述非易失性锁存电路还包括:
第三铁电体电容器,具有连接到电源电位节点的第一电极和连接到所述锁存电路部的第二电极;以及
第一电流反射镜电路部,从所述第三铁电体电容器的所述第二电极汲取由于对所述第一晶体管的电流进行反射而产生的电流。
7.根据权利要求6所述的非易失性锁存电路,
其中,所述电荷吸收电路部包括:
第一电容器;
第一开关,将所述第一电容器的第一电极选择性地连接到所述基准电位节点或者所述第一铁电体电容器的第二电极;以及
第二开关,将所述第一电容器的第二电极选择性地连接到处于与所述第一晶体管的阈值相对应的电压的节点或者所述第一晶体管的栅极,并且
其中,在将信息从所述第一铁电体电容器读取到所述锁存电路部之前,利用与所述第一晶体管的阈值相对应的电压对所述第一电容器预充电。
8.根据权利要求7所述的非易失性锁存电路,
其中,所述第一电流反射镜电路部包括:
第二晶体管,具有连接到所述第三铁电体电容器的第二电极的漏极和连接到所述基准电位节点的源极;
第二电容器;
第三开关,将所述第二电容器的第一电极选择性地连接到所述基准电位节点或者所述第一铁电体电容器的第二电极;以及
第四开关,将所述第二电容器的第二电极选择性地连接到处于与所述第二晶体管的阈值相对应的电压的节点或者所述第二晶体管的栅极,并且
其中,在将信息从所述第一铁电体电容器读取到所述锁存电路部之前,利用与所述第二晶体管的阈值相对应的电压对所述第二电容器预充电。
9.根据权利要求8所述的非易失性锁存电路,
其中,所述锁存电路部具有第三晶体管,并且使用所述第三晶体管和所述第二晶体管执行锁存。
10.根据权利要求6所述的非易失性锁存电路,还包括:
与所述锁存电路部的多个互补端子相对应的多组所述第一铁电体电容器、所述电荷吸收电路部、所述第三铁电体电容器与所述第一电流反射镜电路部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310067922.X/1.html,转载请声明来源钻瓜专利网。