[发明专利]具有改进的时间常数的比较器

说明书

技术领域

本发明一般地涉及比较器，并且更具体地涉及基于读取放大器的比较器。

背景技术

比较器是非线性电路，其通常用于检测两个或更多信号之间的标志差异，并且已经用于在许多应用中解析信号，诸如存储器和模数转换器（ADC）中。例如，图1中示出读取放大器50（例如，其能够用作存储器应用中的比较器）。具体地，这种读取放大器50是用作再生时钟比较器的CMOS电路。其通常包含交叉联接的PMOS和NMOS晶体管Q2到Q5，NMOS晶体管Q7和Q8的差分输入对，和时钟电路（其通常包括PMOS晶体管Q1和Q6以及NMOS晶体管Q9）。当该时钟信号CLK为逻辑低电位或者是“0”时，输出端R和S能够被预充电到供电轨道VDD上的电压，当时钟信号CLK为逻辑高电位或者是“1”时，那么在端子R和S的输出值根据在输入端INM和INP的输入值解析。如果输入端INP上的电压大于端子INM上的电压，那么端子S和R分别被解析为“1”和“0”；相反，当INP上的输入端上的电压小于端子INM上的电压时，端子S和R分别解析为“0”和“1”。另外，晶体管Q9根据时钟信号CLK将差分对Q7和Q8与地电位（供电轨道）联接和断开。

用于描述读取放大器50行为的特性是其“时间常数”，其指示输入幅值上的传播延迟（或者“时钟到Q延迟”）的相关性。通常，由于端子INM和INP之间电压的差值的量级较小，因此存在较长的延迟以用于解析端子R和S上的值。这个关系能够被如下表示：

(1)T_PROP=max(t_FIXED,t_FIXED-τ*ln(|V_IN|))

其中T_PROP是传播延迟，t_FIXED是与（例如）过程变化、温度和供电轨道VDD上的电压有关的固定比较器延迟，τ是时间常数，并且|V_IN|是端INM和INP之间的电压差值的量值（其通常为差分信号）。通常，等式（1）适用于大约100mV或者更少量级的信号，并且一旦该差值足够大，传播延迟T_PROP饱和到固定比较器延迟t_FIXED。因此，对于一些应用，期望减少这个传播延迟T_PROP，从而为低幅值信号更快地解析比较结果。

常规系统的一些实例是：美国专利号4,274,013；美国专利号4,604,533；美国专利号5,627,789；美国专利号5,901,088；美国专利号7,688,125；和Payandehnia等人的“A4mW3-tap10Gb/s Decision Feedback Equalizer”2011IEEE54th International Midwest Symposium on Circuits and Systems(MWSCAS),September23,2011,pp.1-4。

发明内容

因此，本发明的实施例提供了装置。该装置包含CMOS读取放大器，其具有第一输入端、第二输入端、第一输出端、和第二输出端；第一输出电路，具有第一负载电容；第二输出电路，具有第二负载电容；和隔离电路，其被联接在CMOS读取放大器的第一输出端和第一输出电路之间，并且其被联接在CMOS读取放大器的第二输出端和CMOS读取放大器的第二输出端之间，其中隔离电路将第一和第二负载电容与CMOS读取放大器隔离。

根据本发明的实施例，第一和第二输出电路分别进一步包含第一和第二反相器。

根据本发明的实施例，CMOS读取放大器由时钟信号控制，并且其中该隔离电路进一步包含：预充电电路，其被联接到第一和第二反相器，并且由时钟信号控制；和第一隔离元件，其被联接在CMOS读取放大器的第一输出端和第一反相器之间；和第二隔离元件，其被联接在CMOS读取放大器的第二输出端和第二反相器之间。

根据本发明的实施例，该预充电电路进一步地包含：第一MOS晶体管，其在其漏极被联接到第一反相器；和第二MOS晶体管，其在其漏极被联接到第二反相器。

根据本发明的实施例，第一和第二隔离元件分别进一步地包含第一和第二电阻器。

根据本发明的实施例，该时钟信号进一步包含第一时钟信号，并且其中第一和第二隔离元件分别进一步包含由第二时钟信号控制的第一和第二开关，并且在由时钟信号实现的CMOS读取放大器的激活和由第二时钟信号实现的第一和第二开关的激活之间存在非重叠周期。