[发明专利]具有改进的时间常数的比较器

权利要求书

1.一种装置，包含：

CMOS读取放大器，其具有第一输入端、第二输入端、第一输出端和第二输出端；

第一输出电路，其具有第一负载电容；

第二输出电路，其具有第二负载电容；和

隔离电路，其被联接在所述CMOS读取放大器的第一输出端和所述第一输出电路之间，并且其被联接在所述CMOS读取放大器的第二输出端和所述CMOS读取放大器的第二输出端之间，其中所述隔离电路将所述第一负载电容和所述第二负载电容与所述CMOS读取放大器隔离。

2.根据权利要求1所述的装置，其中所述第一和第二输出电路分别进一步地包含第一和第二反相器。

3.根据权利要求2所述的装置，其中所述CMOS读取放大器由时钟信号控制，并且其中所述隔离电路进一步包含：

预充电电路，其被联接到所述第一反相器和所述第二反相器，并且其由所述时钟信号控制；和

第一隔离元件，其被联接在所述CMOS读取放大器的第一输出端和所述第一反相器之间；和

第二隔离元件，其被联接在所述CMOS读取放大器的第二输出端和所述第二反相器之间。

4.根据权利要求3所述的装置，其中所述预充电电路进一步包含：

第一MOS晶体管，其在其漏极被联接到所述第一反相器；和

第二MOS晶体管，其在其漏极被联接到所述第二反相器。

5.根据权利要求4所述的装置，其中所述第一隔离元件和所述第二隔离元件分别进一步包含第一电阻器和第二电阻器。

6.根据权利要求4所述的装置，其中所述时钟信号进一步包含第一时钟信号，并且其中所述第一隔离元件和所述第二隔离元件分别进一步包含由第二时钟信号控制的第一开关和第二开关，并且其中在由所述时钟信号实现的所述CMOS读取放大器的激活和由所述第二时钟信号实现的所述第一开关和所述第二开关的激活之间存在非重叠周期。

7.根据权利要求4所述的装置，其中所述读取放大器进一步地包含：

时钟电路，其经配置从而接收所述第一时钟信号；

差分输入晶体管对，其经配置从而接收差分输入信号；

第一对交叉联接晶体管，其被联接到所述差分输入晶体管对；和

第二对交叉联接晶体管，其被联接到所述第一对交叉联接晶体管。

8.一种装置，包含：

模拟前端即AFE；

模数转换器即ADC，其被联接到所述AFE，其中所述ADC具有多个分割器，并且其中每个分割器包括：

CMOS读取放大器，其具有第一输入端、第二输入端、第一输出端和第二输出端；

第一输出电路，其具有第一负载电容；

第二输出电路，其具有第二负载电容；

隔离电路，其被联接在所述CMOS读取放大器的第一输出端和所述第一输出电路之间，并且其被联接在所述CMOS读取放大器的第二输出端和所述CMOS读取放大器的第二输出端之间，其中所述隔离电路将所述第一负载电容和所述第二负载电容与所述CMOS读取放大器隔离；和

判定反馈均衡器即DFE，其被联接到所述ADC。

9.根据权利要求8所述的装置，其中所述第一输出电路和所述第二输出电路分别进一步包含第一反相器和第二反相器。

10.根据权利要求9所述的装置，其中所述CMOS读取放大器由时钟信号控制，并且其中所述隔离电路进一步包含：

预充电电路，其被联接在所述第一反相器和所述第二反相器之间，并且其由所述时钟信号控制；和

第一隔离元件，其被联接在所述CMOS读取放大器的第一输出端和所述第一反相器之间；和

第二隔离元件，其被联接在所述CMOS读取放大器的第二输出端和所述第二反相器之间。

11.根据权利要求10所述的装置，其中所述预充电电路进一步包含：

第一MOS晶体管，其在其漏极被联接到所述第一反相器；和

第二MOS晶体管，其在其漏极被联接到所述第二反相器。

12.根据权利要求11所述的装置，其中所述第一隔离元件和所述第二隔离元件分别进一步包含第一电阻器和第二电阻器。