[发明专利]一种测试芯片版图的生成方法

说明书

技术领域

本发明属于芯片测试领域，具体涉及一种测试芯片版图的生成方法。

背景技术

随着微电子技术的发展，目前集成电路进入了超深亚微米的时代，这使得电子器件的特征尺寸越来越小，芯片规模越来越大，数千万甚至超过10亿门的电路可以集成在单一的芯片上。半导体工艺已经发展到了28nm，对应版图的最小线宽越来越小，而芯片的规模越来越大，复杂度越来越高。目前的主流的光刻技术是198nm光刻技术，在系统芯片的生产过程中，会有很多因素会影响到产品成品率，这些因素包括工艺过程中造成的各种短路、断路等情况，量化这些因素对成品率的影响非常重要。因此，如何减少制造过程中的缺陷，提高成品率，成为了摆在半导体设计和制造公司面前的严峻的问题。

目前提高成品率的方法主要有：

（1）光学临近效应矫正技术：光学临近效应在先进工艺下表现更加明显，通过光刻机产生的晶圆上的图形和实际的版图会有差异，从而容易造成缺陷。因此这一技术在生产之前，通过矫正技术矫正掩膜版上的图形，使得最终的生产出来的图形和原始的版图一致。

（2）测试芯片技术：针对半导体生产的各个工艺环节可能存在的导致缺陷的问题，通过将测试结构进行大量的数据实验设计，设计出测试芯片版图，再将测试芯片制造出来进行测试并且将测试数据进行数据分析，找到工艺线中引起缺陷的原因，从而提高成品率。测试芯片自然是针对工艺线中引起缺陷的原因设计的，由大量的测试结构组成。设计测试结构有两个办法：（a）通过设计参数化单元，并进行数据试验设计；（b）在已有的芯片版图里找出需要测试的位置。

（3）可制造性设计（DFM）：芯片设计的过程中，引入一些制造规则，考虑可制造性。减小系统缺陷，从而提高成品率。

上述三种方法中，测试芯片技术是最为普遍应用的技术。制造测试芯片需要创建测试结构，目前工业界采取的方法是参考产品芯片版图里面需要注意的位置和图案，这些位置和图案包括了用户所要探究的影响成品率的因素，然后手动的产生测试结构，手动产生测试芯片模板，然后通过仪器实现对测试芯片模板进行电气测试。

手动产生测试结构需要手动地切割芯片版图，或者在版图编辑器里面编辑包括所需测试位置区域的版图。因为所需测量的影响成品率的位置的数量非常多，因此手动产生测试结构的不足之处是：（1）产品里面的所需测量的位置非常的多，甚至几千个，手动产生测试模式需要大量的时间；（2）手动产生测试结构容易出错。

手动产生测试芯片模板是将焊盘排成阵列的形式，测试结构摆放在焊盘之间，进行手动摆放和布线后，测试机通过焊盘来进行电气测试。手动产生测试芯片模板流程中的不足之处是：（1）测试结构非常的多，可以是几千个到上万个，手动摆放和布线产生测试芯片模板需要大量的时间；（2）手动摆放和布线容易出错；（3）面积利用率很低，测试成本非常的高昂。

综上所述，实有必要发明一种新的测试芯片版图的生成方法，以解决上述问题。

发明内容

针对现有技术存在的不足，本发明提供了一种测试芯片版图的生成方法。

一种测试芯片版图的生成方法，包括下述步骤：先选取目标版图区域，选取后摆放一次或重复摆放多次成单元阵列，再将重复单元连接，最后将重复连接的单元作为测试结构摆放于可寻址测试芯片版图中并且布线。 

优选地，将选取的版图区域转变为参数化的单元，然后选取不同的参数将参数化的单元实例化，再将实例化的测试结构摆放于可寻址测试芯片版图中。

优选地，所述的可寻址测试芯片采用基于可寻址编译器的知识产权核。

优选地，所述的生成方法包括下述步骤：

（1）生成测试结构：

1.1. 在芯片版图中选取一个包含所需测试位置的版图区域；

1.2. 建立引脚：在版图区域查找引脚对应的区域和几何图形，根据查找的情况决定使用已有的几何图形建立为引脚, 或者创建新的几何图形再建立为引脚；

1.3. 多次复制该版图区域，生成若干个重复单元组成的阵列； 

1.4. 将所有重复单元连接而得到测试结构； 

（2）将生成的测试结构摆放于可寻址测试芯片版图中并且布线，生成基于可寻址方法的测试芯片版图。