[发明专利]多重图形的形成方法在审
| 申请号: | 201310064753.4 | 申请日: | 2013-02-28 |
| 公开(公告)号: | CN104022022A | 公开(公告)日: | 2014-09-03 |
| 发明(设计)人: | 卜伟海;康劲;王文博 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/033 | 分类号: | H01L21/033 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多重 图形 形成 方法 | ||
1.一种多重图形的形成方法,其特征在于,包括:
提供待刻蚀材料层;
在所述待刻蚀材料层上形成若干分立的第一硬掩膜层;
形成位于所述第一硬掩膜层周围的第一侧墙;
形成位于所述第一侧墙周围的第二侧墙,所述第二侧墙与所述第一侧墙的材料不同;
重复上述形成第一侧墙和第二侧墙的工艺若干次,在所述第一硬掩膜层周围形成第一侧墙和第二侧墙相间隔的多层侧墙结构;
去除所述第一硬掩膜层和所述第二侧墙;
以所述第一侧墙为掩膜刻蚀所述待刻蚀材料层,形成目标图形。
2.如权利要求1所述的多重图形的形成方法,其特征在于,所述待刻蚀材料层为半导体层,所述目标图形作为半导体鳍部。
3.如权利要求1所述的多重图形的形成方法,其特征在于,所述多层侧墙结构的最外层为第一侧墙。
4.如权利要求1所述的多重图形的形成方法,其特征在于,重复形成第一侧墙和第二侧墙工艺的次数为1~100。
5.如权利要求1所述的多重图形的形成方法,其特征在于,还包括在所述待刻蚀材料层上形成第一硬掩膜层之前,在所述待刻蚀材料层上形成第二硬掩膜层。
6.如权利要求1所述的多重图形的形成方法,其特征在于,形成位于所述第一硬掩膜层周围的第一侧墙的工艺包括:形成覆盖所述第一硬掩膜层的第一侧墙材料层;回刻蚀所述第一侧墙材料层,位于所述第一硬掩膜层周围的第一侧墙材料层构成第一侧墙。
7.如权利要求6所述的多重图形的形成方法,其特征在于,形成所述第一侧墙材料层的工艺为原子层沉积。
8.如权利要求6所述的多重图形的形成方法,其特征在于,回刻蚀所述第一侧墙材料层的工艺为干法刻蚀。
9.如权利要求6所述的多重图形的形成方法,其特征在于,所述第一侧墙的宽度范围为5nm~20nm。
10.如权利要求1所述的多重图形的形成方法,其特征在于,形成位于所述第一侧墙周围的第二侧墙的工艺包括:形成覆盖所述第一硬掩膜层和所述第一侧墙的第二侧墙材料层;回刻蚀所述第二侧墙材料层,位于所述第一侧墙周围的第二侧墙材料层构成第二侧墙。
11.如权利要求10所述的多重图形的形成方法,其特征在于,形成所述第二侧墙材料层的工艺为原子层沉积。
12.如权利要求10所述的多重图形的形成方法,其特征在于,回刻蚀所述第二侧墙材料层的工艺为干法刻蚀。
13.如权利要求10所述的多重图形的形成方法,其特征在于,所述第二侧墙的宽度范围为10nm~50nm。
14.如权利要求1所述的多重图形的形成方法,其特征在于,还包括:在去除所述第一硬掩膜层和所述第二侧墙前,研磨所述第一硬掩膜层、所述第一侧墙和所述第二侧墙,去除部分所述第一硬掩膜层、部分所述第一侧墙和部分所述第二侧墙。
15.如权利要求1所述的多重图形的形成方法,其特征在于,所述第二侧墙与所述第一侧墙的刻蚀选择比大于100:1。
16.如权利要求1所述的多重图形的形成方法,其特征在于,所述第一硬掩膜层的高度范围为20nm~100nm。
17.如权利要求1所述的多重图形的形成方法,其特征在于,所述第二侧墙与所述第一硬掩膜层的材料相同。
18.如权利要求17所述的多重图形的形成方法,其特征在于,去除所述第一硬掩膜层和去除所述第二侧墙的工艺在同一步骤中完成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310064753.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种三腔导尿管
- 下一篇:一种用于安装变压器低压套管的防坠物装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





