[发明专利]用于诊断集成电路的方法和装置

说明书

本申请要求于2009年3月26日提交的名为“Method and Apparatus for Diagnosing an Integrated Circuit”的美国临时申请序列号为No.61/163,543的优先权，在此结合其申请作为参考。

本申请是于2010年3月23日提交的优先权日为2009年3月26日的申请号为201010142003.0的名称为“用于诊断集成电路的方法和装置”的发明专利申请的分案申请。

技术领域

本发明整体涉及一种用于集成电路故障分析的系统和方法，尤其涉及一种用于定位已经通过扫描链测试识别的集成电路中的故障的系统和方法。

背景技术

现代电路设计在生产完成时结合能够测试集成电路(IC)的方法和硬件。电路设计者称之为面向测试的设计(DFT)或者可测试性设计。当完成IC产品时，IC测试者利用DFT设计处理中包括的方法和硬件应用制造测试。如此，IC测试者验证IC硬件不包括可以防止IC发挥应有作用的缺陷。

一种DFT技术利用扫描链。扫描链提供了设置和观察IC中每个触发器的简单方法。为了利用扫描链，设计者增加了被称为扫描使能的特殊信号到IC设计中。当测试处理使扫描使能信号起作用时，设计中的每个触发器都连接至长移位寄存器或者扫描链。一个输入管脚提供到该扫描链的数据，并且一个输出管脚连接至扫描链的输出。使用芯片的时钟信号，预定图案进入触发器链，并且当完成测试时，测试模块读出每个触发器的状态。

进入扫描链的图案被称为测试图案。测试完成时的每个触发器的状态通常被称为测试的结果或所得图案。测试系统将从输出管脚移出的结果与理想的“好机器”结果进行比较。好机器结果为当IC正确执行时预期的比特图案(bit pattern，或位组合)。如果对结果图案与好机器图案进行匹配或比较，以所设计的方式执行IC。如果好机器图案不匹配或误比较，IC不以所设计的方式执行，即，失败。当IC测试失败时，进行测试的单元报告已经找到IC的问题。

IC中扫描链的使用增加了可测试性和观察IC的能力。然而，虽然扫描链诊断方法确定IC何时发生故障，但是当在触发器之间的延迟/缓冲器链内发生故障时，扫描链诊断产生特殊问题。从而，需要一种用于诊断IC中的故障的系统和/或方法，以整体上定位故障，并且更具体地，定位发生在延迟/缓冲器链中的故障。

发明内容

通过本发明的示意性实施例整体上解决或防止了这些和其他问题并且整体上实现了技术优点，该示意性实施例提供用于定位集成电路中的故障的装置及使用其的方法。

根据本发明的一个实施例，提供了一种用于诊断集成电路的装置。该装置包括：多个触发器，被配置成用于测试的扫描链设计；缓冲器链，具有多个缓冲器，所述缓冲器链可通信地连接至多个触发器中的第一触发器。该装置进一步包括：第一诊断单元，可通信地与所述缓冲器链串联连接，并被配置成接收来自所述缓冲器链中的第一中间缓冲器的缓冲器链输出信号、第一输入信号、以及第二输入信号，并且产生指示集成电路的操作状态的诊断信号；以及第二中间缓冲器，被配置成接收诊断信号并且将诊断信号发送至多个触发器中的第二触发器。

根据本发明的另一实施例，提供了用于诊断集成电路的装置。该装置包括诊断单元，诊断单元包括连接至第二逻辑运算器的第一逻辑运算器。第一逻辑运算器被配置成接收第一输入信号和第二输入信号，并且作为响应，产生第一逻辑运算符输出信号。第二逻辑运算器被配置成接收第三输入信号和第一逻辑运算符输出信号，并且作为响应，产生表示在集成电路中给定位置处的操作状态的诊断信号。

根据本发明的又一方面，提供了一种诊断集成电路的方法。该方法包括：使用扫描链测试图案作为用于测试方法的扫描链设计的一部分测试集成电路；如果测试表明集成电路不像设计的那样执行，则激活集成电路内给定位置处的一个或多个诊断单元。通过使用扫描链测试图案重新测试集成电路、一个或多个诊断单元使集成电路中的操作信号选择性地反相、以及基于集成电路的重新测试识别集成电路中给定位置处的操作状态而使该方法继续。

附图说明

为了更好地理解本发明及其优点，现在结合附图进行以下描述，其中：

图1是根据本发明的实施例的诊断单元的示意图；

图2是对应于图1中所示的本发明的诊断单元实施例的真值表；

图3是根据本发明的另一实施例的电路中的诊断单元的示意图；

图4是根据本发明还有的另一实施例的电路中的诊断单元的示意图；