[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请基于2012年2月29日提交的在先日本专利申请No.2012-043040并要求享有其优先权权益；其全部内容通过引用并入本文中。

技术领域

本文描述的实施例通常涉及半导体器件以及用于制造该半导体器件的方法。

背景技术

与硅（Si）相比，碳化硅（SiC）具有三倍的带隙、约十倍的击穿电场强度以及约三倍的热导率的优秀物理特性。利用SiC的这种特征，能够实现具有低损耗和优秀高温工作的半导体器件。在使用SiC的半导体器件中，期望进一步减小导通电阻。

附图说明

图1是示意性地示出根据第一实施例的半导体器件的结构的截面图；

图2是示意性地示出图1中的沟道周边的放大截面图；

图3A和3B是示意性地示出根据本实施例的半导体器件与根据参考示例的半导体器件的比较的截面图；

图4A和4B是示意性地示出第五半导体区的杂质浓度分布的曲线图；

图5是示意性地示出根据第二实施例的半导体器件的结构的截面图；

图6是示出根据第三实施例的制造半导体器件的方法的流程图；

图7A至10B是示意性地示出制造半导体器件的方法的截面图；以及

图11是示意性地示出根据第四实施例的半导体器件的截面图。

具体实施方式

通常，根据一个实施例，半导体器件包括：第一半导体区、第二半导体区、第三半导体区、第四半导体区、第五半导体区、绝缘膜、控制电极、第一电极以及第二电极。所述第一半导体区包括第一导电类型的碳化硅。所述第一半导体区具有第一杂质浓度。所述第一半导体区具有第一部分。所述第二半导体区设置在所述第一半导体区上。所述第二半导体区包括第二导电类型的碳化硅。所述第三半导体区设置在所述第二半导体区上。所述第三半导体区包括所述第一导电类型的碳化硅。所述第四半导体区设置在所述第一部分与所述第二半导体区之间。所述第四半导体区设置在所述第一部分与所述第三半导体区之间。所述第四半导体区包括所述第二导电类型的碳化硅。所述第五半导体区包括设置在所述第一部分与所述第二半导体区之间的第一区。所述第五半导体区包括所述第一导电类型的碳化硅。所述第五半导体区具有高于所述第一杂质浓度的第二杂质浓度。所述绝缘膜设置在所述第一半导体区、所述第三半导体区和所述第四半导体区上。所述控制电极设置在所述绝缘膜上。所述第一电极电连接至所述第三半导体区。所述第二电极电连接至所述第一半导体区。

在下文中，将参照附图描述各个实施例。

附图是示意性和概念性的，因此每个部分的厚度与宽度之间的关系、相应部分的尺寸之间的比例等不必与在实际部分相同。此外，即使在示出相同部分的情况下，根据附图所示的部分的尺寸和比例可以不同。

此外，在说明书和每一附图中，对与参照先前附图所描述的元件相同的元件给出相同的附图标记，并且将适当省略其描述。

此外，在实施例中，将描述第一导电类型是n型且第二导电类型是p型的特定示例。

此外，在以下描述中，n⁺、n、n^－、p⁺、p和p^－的标示表示各个导电类型的杂质浓度的相对水平。即，与n相比n⁺具有相对较高的n型杂质浓度，与n相比n^－具有相对较低的n型杂质浓度。此外，与p相比p⁺具有相对较高的p型杂质浓度，与p相比p^-具有相对较低的p型杂质浓度。

第一实施例

图1是示意性地示出根据第一实施例的半导体器件的结构的截面图。

图2是示意性地示出图1中的沟道周边的放大截面图。

如图1所示，根据第一实施例的半导体器件110包括第一半导体区10、第二半导体区20、第三半导体区30、第四半导体区40、第五半导体区50、绝缘膜60、控制电极G、第一电极D1以及第二电极D2。根据第一实施例的半导体器件110是使用碳化硅（SiC）的DIMOSFET（双注入MOSFET）。

第一半导体区10包括向上突起的第一部分11。第一半导体区10包括第一导电类型（n^－－型）的SiC。该半导体区10具有第一杂质浓度。

在本实施例中，第一半导体区10形成在衬底S的上表面S1上，衬底S例如包括外延生长的第一导电类型（n⁺型）的SiC。