[发明专利]一种自适应配置芯片的方法及装置

说明书

技术领域

本发明涉及电子设备领域，特别涉及一种自适应配置芯片的方法及相关装置。

背景技术

联合测试行动小组(Joint Test Action Group，JTAG)是一种国际标准测试协议（兼容IEEE 1149.1），主要用于芯片内部测试。支持JTAG测试的芯片都具有标准的JTAG接口，其4线包括：

时钟线TCK——用于测试时钟输入；

数据输入线TDI——用于测试数据输入，数据通过TDI输入芯片的JTAG口；

数据输出线TDO——用于测试数据输出，数据通过TDO从芯片的JTAG口输出；

模式选择线TMS——用于测试模式选择，TMS用来通过JTAG口使芯片处于某种特定的测试模式。

可选引脚TRST——用于测试复位，输入引脚，低电平有效，用于使芯片进入和退出JTAG扫描模式，该功能也可以通过设置TMS来实现。

IEEE1149．1标准规定，边界扫描测试的硬件结构应该包括四部分：测试存取通道TAP、TAP控制器、指令寄存器、测试数据寄存器组。其中，所述数据寄存器组又包括边界扫描寄存器BSR、旁路寄存器BYR、器件标志寄存器IDR，如图l所示的JTAG接口示意图。

所述器件标志寄存器IDR是一个典型的数据寄存器，它是一个32位的标准寄存器，其内容包括该器件的版本号、器件型号、制造厂商等消息。寄存器内容IDCODE数据只能读出，读出数据表示这种型号芯片的相关信息。

图2是现有技术提供的器件标志寄存器的格式，如图2所示，器件标志寄存器中的第1位到第ll位为制造厂商的标识位，第12位到第27位为器件型号的标识位，总计可表示2¹⁶＝65536种不同的型号，余下的4位可表示同一型号器件的16种可区分的版本。

为了满足JTAG测试需要，芯片在设计时需要将JTAG接口连接到JTAG控制器，JTAG控制器通过芯片的JTAG接口访问芯片，并进行测试，如图3所示，多个芯片的JTAG接口连接为一个JTAG链。

在电子设备的电路设计中，需要使用到很多的通用芯片，对于一个特定的通用芯片，有多个芯片厂家生产，提供不同的芯片型号。通常，这些芯片都按照一个统一的规格来生产，例如相同的封装、管腿定义、相同的电源电压，以利于不同厂家的芯片能够通用替换。

这些芯片厂家以及相关电子协会组织也同样会推动这些通用芯片规格的标准统一，制定统一的芯片指标、规格,特别是一些如通用存储器芯片。

尽管各个芯片厂家都会按照一个统一的规范和标准来生产这些芯片，在设计中将这些统一的指标控制在一定的范围之内，如时钟相位、抖动、阻抗特性、电源需求等等。但是不同批次、不同厂家、不同型号的芯片由于设计实现不同和生产工艺差异，出现指标偏差是不可避免的。

进一步地，电路的印刷电路板PCB板设计中，叠层、电源、走线的差异，导致互联芯片之间的信号到达芯片管脚进行测试时，互联芯片之间的时钟相位抖动或者阻抗匹配指标会出现偏差。如果设计的电路中，互联芯片之间不能在一定程度上容忍这种偏差，就会导致同一个电路不能满足多个芯片型号的芯片进行兼容替换。

针对这些情况，就需要对不同芯片型号的器件调整匹配阻抗以及时钟相位，以便使互联芯片之间达到最佳的信号接收状态。

但是在生产设计中，不同型号的芯片只能在加工前事先了解芯片型号，特别是如通用的静态随机存储器SRAM等芯片，并不能在电路加工完成，即不能在电子产品组装完成后，在不拆开电子产品的情况下解芯片型号情况。即使是在芯片正常工作后，通过微控制单元MCU的接口可以提供芯片的期间标识寄存器中芯片型号信息，但是这是芯片是在经过上电初始配置并能完成正常启动后才能提供芯片型号信息。如果这个芯片的正常工作以及接口信号的状态依赖于上电配置，需要在上电过程中识别芯片型号并进行不同接口信号配置的情况下，就不能完成电路的正常启动了。

同时，在生产过程中，往往这些通用标准的器件在器件库中处于同一个物料代码下，采购、生产加工过程中，同一物料下的器件均有可替换性。生产加工的时候不区分这些器件的型号。如果出现某个型号的物料在设计中不兼容，往往就需要进行单独的指定，将这些型号的器件排除在外。这样，不仅仅导致了使用物料芯片范围变窄，导致物料风险加大，同时也对物料成本的控制带来不利的影响。

发明内容

本发明的目的在于提供一种自适应配置芯片的方法及装置，能更好地解决互联芯片之间达到信号最佳匹配的问题。

根据本发明的一个方面，提供了一种自适应配置芯片的方法，包括：