[发明专利]用于老化测试设备的测试板

说明书

技术领域

本发明涉及一种向封装的半导体元件接通电源而使其工作时，用于测试半导体元件的针对热应力的可靠性的老化测试设备(Burn-In Tester)的测试板。

背景技术

半导体元件在制造出来之后要经过各种测试，与本发明相关的老化测试是向半导体元件接通电信号而使其工作时，确认半导体元件的热应力可承受情况的测试。而且，实施这种老化测试的装备称为老化测试设备。

老化测试设备包括用于收容半导体元件的老化腔室和用于收容向收容于老化腔室的半导体元件施加测试信号之后读取反馈(Feed back)的结果信号的测试基板的测试腔室。

半导体元件以矩阵形态装载于测试板上，并以该状态收容于老化腔室，以同时对多个半导体元件进行测试，为了进一步提高处理容量，老化腔室具有同时收容多个测试板的结构。而且，装载于测试板的半导体元件通过测试板所具有的板连接器与测试基板电连接。

通常，如韩国公开实用新型“实1999-004919号”(半导体封装测试用老化板，以下称为“现有技术”)所公开的那样，测试板(现有技术中命名为“老化板”)具有多个插座、电路板(现有技术中命名为“PCB”)和连接器(现有技术中命名为“连接部”)。而且，根据这种结构的测试板，通过连接器从测试基板传过来的测试信号通过电路板中的电路被施加到装载半导体元件的各个插座上所装载的半导体元件。

但是，如图1所示，现有技术中通过连接器从测试基板传过来的测试信号通过树状结构的电路C施加到装载于各个插座的半导体元件D，此时由于树状结构产生的辐射而导致测试信号变弱，且这一问题最终导致半导体元件的响应速度变慢，从而带来降低处理速度的后果。

发明内容

本发明的目的在于提供一种不发生测试信号的辐射的测试板。

如上所述的本发明所提供的用于老化测试设备的测试板，包括：多个插座，装载有要测试的半导体元件，以矩阵形态设置；电路板，具有电路，该电路具有用于将来自测试基板侧的测试信号施加到所述多个插座的传送线路组；连接器，结合在所述电路板的一侧，并与测试基板侧电连接。所述多个插座中属于同一列的插座同时布置在一个传送线路组上，具有飞越式(Fly by)结构。

所述电路板的每个传送线路组中布置有至少两列插座。

所述电路板上的电路设定为：设置有所述多个插座的设置区域的阻抗不同于位于通过所述连接器传来的测试信号进入设置区域之前位置的未设置区域的阻抗，优选地设置区域的阻抗高于未设置区域的阻抗。进一步地，更为优选的方式是，设置区域和未设置区域的阻抗的差值设定为：当所述多个插座上装载有半导体元件时能够使所述设置区域的阻抗与未设置区域的阻抗相等。

优选地，所述传送线路组的末端被进行终止处理。

并且，如上所述的本发明所提供的用于老化测试设备的测试板，包括：多个插座，装载有要测试的半导体元件，以矩阵形态设置；电路板，具有电路，该电路具有用于将来自测试基板侧的测试信号施加到所述多个插座的传送线路组；连接器，结合在所述电路板的一侧，并与测试基板侧电连接。所述传送线路组中的至少一个传送线路组中同时布置有至少两个插座，具有飞越式结构。

根据上述的本发明，不发生测试信号的辐射，测试信号通过飞越式(Flyby)结构被施加到半导体元件，因此半导体元件的响应速度快，能够高速处理数据，从而具有能够提高处理速度的效果。

附图说明

图1为用于说明现有技术中的测试信号的施加情况的参考图。

图2为本发明的一个实施例所提供的测试板的概念图。

图3为用于说明图2的测试板的参考图。

符号说明：

20：测试板

21：插座

22：电路板

23：连接器

Ca至Ch：传送线路组

具体实施方式

以下，参照附图来说明如上所述的本发明的优选实施例。为了使说明简单扼要，尽可能省略或精简重复的说明。

图2为本发明的一个实施例所提供的用于老化测试设备的测试板20的简略概念图。

本实施例所提供的测试板20包括多个插座21、电路板22和连接器23等。

每一个插座21上装载有要测试的半导体元件D，且这些插座21以矩阵形态设置在电路板22上。