[发明专利]一种EEPROM存储阵列结构及其制造方法

说明书

技术领域

本发明属于半导体集成电路器件，尤其涉及一种EEPROM存储阵列结构及其制造方法。

背景技术

电可擦除可编程非易失性存储器(EEPROM)是非易失性存储器的一种，它经常用在集成电路中，其优点是即使在停止供电时也能够保存数据。

如图1，现有的EEPROM采用多晶硅浮栅存储电荷，1为衬底，2为遂穿氧化层，3为浮栅，4为漏极，4’为源极，5为层间绝缘层，6为控制栅，7为左右两个晶体管之间的场氧区。EEPROM的结构，是把其上累积电荷的浮栅3设置在控制栅6和遂穿氧化层2之间。如果在控制栅6和漏极4之间在正方向施加高电压，则在漏极4周围产生的高能电子，越过遂穿氧化层2的势垒，通过热载流子注入到浮栅3中。晶体管的阈值电压随注入电荷的数量，记录数据变化。另一方面，如果控制栅6和漏极4之间在方向施加高电压，则注入到浮栅3的得暗自穿过遂穿氧化层2进入衬底1中，擦出在浮栅3中记录的数据。而控制栅6作为浮栅3和源极4’之间的选择栅。

虽然，现有的EEPROM通过位于浮栅3下面的遂穿氧化层2起隧道氧化膜的作用，可使电子通过，而由它记录和擦出数据。然而，电荷通过遂穿氧化层2在衬底1和浮栅3中进行遂穿，遂穿方式为F-N遂穿或热电子遂穿，则对现有的EEPROM进行编程和擦除时需要大于11V的较高的电压，在较高的操作电压的控制下不断反复进行编程和擦除动作，会对遂穿氧化层2产生损伤，降低了遂穿氧化层2的可靠性要求。

此外，在现有的EEPROM的存储单元中，各源极均为横向设置，而纵向设置的各漏极之间无隔离，当控制栅6和漏极4施加高电压时，各漏极4之间会通过极间电容而产生耦合现象，耦合现象的出现会使流过漏极的电流不准确，从而进一步导致读操作不准确。

另外，在现有的EEPROM的存储单元中，各源极均为横向设置，并在各横向设置的源极上设置一与选择栅平行的金属层，金属层将EEPROM的存储单元中的源极4’连接。现有的EEPROM为了编程和擦除，需要提供一高于电源电压的编程电压。如一次擦写数据较多或负载电流较大时，则选中的存储单元较多，则选中的各存储单元中的电流同时通过此金属层输出时，会产生很大的压降，导致读操作的电流减少，从而影响读操作的速度，甚至导致读操作不准确。

综上所述可知，实有必要提出改进的技术手段，来解决现有的EEPROM所存在的上述问题。

发明内容

本发明的目的在于提供一种EEPROM存储阵列结构，以实现在较低的各信号的控制下不断反复进行编程和擦除动作时，降低对遂穿氧化层的损失，并解决各存储阵列中的各漏极之间的耦合现象，以及选中的各存储阵列中的源极输出产生的压降问题。

为了解决上述问题，本发明提供一种EEPROM存储阵列结构，接收一供电信号，包括：

按行方向和列方向进行阵列分布的多个存储单元，每个所述存储单元包括N阱，位于N阱中的漏极、源极，由下至上依次位于漏极上的漏极浮栅和漏极控制栅，由下至上依次位于源极上的源极浮栅和源极控制栅，以及位于N阱上、漏极浮栅和源极浮栅之间的选择栅，其中，N阱的底部接通到一阱端；

按列方向交替排列的漏极选择线和源极选择线，每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接，其中，所述漏极选择线和源极选择线分别接通到一漏信号和一源信号；

按行方向排列的字线选通信号线，每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接，其中，所述字线选通信号线接通到一字线选通信号；

按行方向排列的控制栅线，每个所述控制栅线将行方向的每个所述存储单元的漏极控制栅和源极控制栅连接，其中，所述控制栅线接通到一控制栅信号。

进一步的，所述供电信号的电压范围为1～5V。

进一步的，所述漏信号和源信号的电压范围为-7V～供电信号，所述阱端的电压范围为0～供电信号，所述字线选通信号的电压范围为(供电信号-1.5)～8V，所述控制栅信号的电压范围为-7～8V。

进一步的，通过控制所述漏信号、源信号和控制栅信号的电压大小，将选中的所述存储单元执行编程操作。

进一步的，通过控制所述字线选通信号和控制栅信号的电压大小，将选中的同一行方向的所有存储单元执行擦除操作。

进一步的，执行所述编程操作或擦除操作时，所述阱端的电压为0V。

进一步的，通过控制所述源信号、漏信号、字线选通信号和控制栅信号的电压大小，将选中的所述存储单元执行读操作。