[发明专利]一种EEPROM存储阵列结构及其制造方法

权利要求书

1.一种EEPROM存储阵列结构，接收一供电信号，其特征在于，包括：

按行方向和列方向进行阵列分布的多个存储单元，每个所述存储单元包括N阱，位于N阱中的漏极、源极，由下至上依次位于漏极上的漏极浮栅和漏极控制栅，由下至上依次位于源极上的源极浮栅和源极控制栅，以及位于N阱上、漏极浮栅和源极浮栅之间的选择栅，其中，N阱的底部接通到一阱端；

按列方向交替排列的漏极选择线和源极选择线，每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接，其中，所述漏极选择线和源极选择线分别接通到一漏信号和一源信号；

按行方向排列的字线选通信号线，每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接，其中，所述字线选通信号线接通到一字线选通信号；

按行方向排列的控制栅线，每个所述控制栅线将行方向的每个所述存储单元的漏极控制栅和源极控制栅连接，其中，所述控制栅线接通到一控制栅信号。

2.如权利要求1所述的EEPROM存储阵列结构，其特征在于：所述供电信号的电压范围为1～5V。

3.如权利要求2所述的EEPROM存储阵列结构，其特征在于：所述漏信号和源信号的电压范围为-7V～供电信号，所述阱端的电压范围为0～供电信号，所述字线选通信号的电压范围为(供电信号-1.5)～8V，所述控制栅信号的电压范围为-7～8V。

4.如权利要求3所述的EEPROM存储阵列结构，其特征在于：通过控制所述漏信号、源信号和控制栅信号的电压大小，将选中的所述存储单元执行编程操作。

5.如权利要求3所述的EEPROM存储阵列结构，其特征在于：通过控制所述字线选通信号和控制栅信号的电压大小，将选中的同一行方向的所有存储单元执行擦除操作。

6.如权利要求4或5所述的EEPROM存储阵列结构，其特征在于：执行所述编程操作或擦除操作时，所述阱端的电压为0V。

7.如权利要求3所述的EEPROM存储阵列结构，其特征在于：通过控制所述源信号、漏信号、字线选通信号和控制栅信号的电压大小，将选中的所述存储单元执行读操作。

8.如权利要求7所述的EEPROM存储阵列结构，其特征在于：执行所述读操作时，所述阱端为供电信号。

9.如权利要求1所述的EEPROM存储阵列结构，其特征在于：每个所述存储单元还包括金属孔，每个所述存储单元连接的源极选择线和漏极选择线分别通过一个金属孔与源极和漏极连接，每个所述金属孔通过金属线引出，列方向相邻的两个所述存储单元的源极选择线或漏极选择线共享同一条金属线。

10.如权利要求1所述的EEPROM存储阵列结构，其特征在于：每个所述存储单元还包括一半导体衬底，所述半导体衬底上形成所述N阱。