[发明专利]封装基板、半导体封装件及其制法

说明书

技术领域

本发明涉及一种封装基板、半导体封装件及其制法，更详言之，本发明为一种覆晶式封装基板、半导体封装件及其制法。

背景技术

现今，随着科技发展的进步，电子产品的业者纷纷研发出更优质的半导体封装技术，藉以跟进科技发展的脚步。

覆晶（Flip Chip）是现今半导体封装的主流技术之一，其通过将芯片的作用面朝下并通过凸块作为芯片与基板的电性连接。早期的覆晶技术是将凸块接置于基板的线路的电性连接垫上；但是，随着电子产品更趋于轻薄短小及功能不断提升的需求，芯片的布线密度愈来愈高，传统覆晶技术已不敷使用，因此遂发展出一种迹线上方凸块（Bump-on-Trace，BOT）型式的覆晶技术，其将凸块接置在面积较小的迹线上，而非面积较大的电性连接垫上，因此可符合高线路密度的电子产品的需求。

请参阅图1A至图1C’，其为现有的迹线上方凸块型式的半导体封装件及其制法的剖面示意图，其中，图1C’为图1C的俯视图，图1C”为图1C’的局部放大图。

如图1A所示，提供一基板本体10，其一表面101上定义有一置晶区11，该置晶区11内缘定义有一环形的接合区111（参照图1A与图1C’），并于该置晶区11中间的表面上形成第一线路层12，而该第一线路层12具有多个延伸至该接合区111内的第一电性接触垫121，另外，于该置晶区11边缘的表面上形成第二线路层13，且该第二线路层13具有多个延伸至该接合区111内的第二电性接触垫131，然后，于该置晶区11中间的表面与该第一线路层12上形成第一绝缘保护层14，接着，再于该置晶区11边缘的表面与第二线路层13上形成第二绝缘保护层15。

如图1B所示，于该第一绝缘保护层14的中间表面上形成底部填充材16。

如图1C、图1C’与图1C”所示，提供一半导体芯片17，且该半导体芯片17上具有多个导电组件18，并通过该等导电组件18将该半导体芯片17覆晶接置于该基板本体10上，各该导电组件18设于该接合区111内的第一电性接触垫121与该第二电性接触垫131上，该底部填充材16受到该半导体芯片17挤压而流动并分布于该基板本体10与该半导体芯片17之间，且该底部填充材16包覆该第一线路层12、第二线路层13、第一绝缘保护层14、部份该第二绝缘保护层15与该等导电组件18；其中，为了方便说明，图1C’与图1C”省略该半导体芯片17并仅图标部分该第一线路层12与该第二线路层13。但，如图1C”所示，由于将该半导体芯片17接置至该基板本体10时，该基板本体10上的该底部填充材16受到挤压而流动并分布于该基板本体10与该半导体芯片17之间，该底部填充材16于流动过程中会包入空气，且最终于该底部填充材16中靠近该第一绝缘保护层14与该第二绝缘保护层15的边缘的相邻两导电组件18间形成气洞（void）19，导致后续相邻两导电组件18容易通过气洞19而桥接，进而影响整体半导体封装件的良率。

因此，如何克服现有技术的种种问题，实为一重要课题。

发明内容

为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种封装基板、半导体封装件及其制法，可避免相邻两导电组件间因产生气洞而发生桥接现象，进而提高产品良率。

本发明的封装基板包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫。

前述的封装基板中，还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。

本发明又提供一种半导体封装件，其包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫；多个导电组件，各该导电组件设于该接合区内的第一电性接触垫上；一半导体芯片，其通过该多个导电组件覆晶接置于该基板本体上；以及底部填充材，其形成于该基板本体与该半导体芯片之间，且包覆该第一线路层、第一绝缘保护层与该等导电组件。

前述的半导体封装件中，还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。