[发明专利]一种基于纳米图形衬底的异变外延生长方法

说明书

技术领域

本发明涉及半导体光电子集成领域，尤其涉及一种基于纳米图形衬底的异变外延生长方法。

背景技术

随着网络带宽及交换速度的需求急速增长，对承载信息的光传输系统和网络提出了巨大的技术挑战。目前，网络终端和节点设备仍主要依赖于分立光电子器件，这使得体积、功能、功耗、可靠性、成本等方面问题日益凸显，已经无法满足新一代光通信系统与网络的发展要求。实现光电子集成是解决这些问题的唯一有效途径。

经过30多年的努力，光电子集成技术获得了长足的发展，但是与微电子集成相比进展还远不如人意，大规模、多功能半导体光电子集成仍未获得实质性突破。究其根源，以材料兼容为代表的关键问题无法彻底突破是症结所在。众所周知，GaAs与Si的晶格失配度约4.1%，InP与GaAs的晶格失配度约3.8%，若在Si上直接生长GaAs或在GaAs上直接生长InP，穿透位错密度（TDD）都高达10⁸-10⁹/cm²。这么高的穿透位错密度使得外延层无法用于制备高性能光电子器件，特别是制备发光器件。

异变外延（metamorphic growth）是实现单片光电子集成中材料兼容的主要技术途径之一，它是通过产生位错（失配位错和穿透位错）来释放衬底与外延层之间由于晶格失配所导致的应力。目前，主要采用以下方法降低异变外延层的TDD：

组分渐变缓冲层（compositionally graded buffer）技术，属于缓冲层技术的一种。但与组分固定的缓冲层技术不同，组分渐变缓冲层是一种多层缓冲层结构，缓冲层除GeSi外多为三元甚至四元化合物（如InGaAs、InGaP、InAlAs、GaAsSb、InAsP、InGaAlAs等），有些渐变缓冲层甚至是由两种化合物组合而成。缓冲层的晶格常数由与初始衬底匹配逐渐过度到最终异变外延层所需的晶格常数。根据组分渐变方式不同，又可具体细分为：组分线性渐变（linearly-graded)与组分台阶渐变（step-graded)两种缓冲层。组分线性渐变是指缓冲层的晶格常数随厚度缓慢地线性变化或准线性变化；组分台阶渐变是指晶格常数阶梯式变化，每个特定组分缓冲层都具有一定的台阶厚度。缓冲层组分渐变后，首先位错会分布在整个缓冲层里，不再局限在衬底与外延层的单一异质界面处，减小了位错相互钉扎（pinning）的几率，异变外延层中的穿透位错更容易滑移；其次，将应变界面（strain profiles）扩展到了整个缓冲层厚度中，渐变缓冲层中的应变大大减小，阻止了位错环（dislocation loop)的形成，这样也有利于穿透位错发生滑移。

尽管如此，组分渐变缓冲层技术生长工艺非常复杂，不仅需要精确的组分控制、生长速率控制，还要用到组分过冲（composition overshoot）。特别是为了降低TDD、保证缓冲层中失配应变尽可能弛豫完全，整个缓冲层要长得非常厚（一般都在几微米以上，有的甚至到十几微米），这样一来异变外延生长代价很高（对于分子束外延等低速生长方式来说尤为突出）。此外，构成缓冲层的多元化合物（例如InGaAs、InGaP）的组分升高到特定值后会出现相分凝，在异变外延层中进一步引入缺陷降低异变材料质量，最终限制了可获得的虚拟衬底的组分。另外，该技术还会在异质界面处引入大量的失配位错（misfit dislocation），使得异变外延片表面经常会出现纵横交错的cross-hatch形貌，使得表面粗糙度增加。