[发明专利]基体、电子器件的制造方法以及电子设备

说明书

技术领域

本发明涉及将封装内部密封成减压状态的结构的电子器件的制造方法以及具有通过该制造方法制造出的电子器件的电子设备。 

背景技术

以往，将封装的内部空间密封成减压状态的结构的电子器件的一般制造方法是：在封装的底面部，设置将外部和内部空间连通的贯通孔，在减压下从贯通孔对内部空间进行排气后，用密封材料填充贯通孔。因此，对于电子器件而言，考虑到底面的强度和平坦度，难以使设置有贯通孔的封装底部的厚度变薄，并且，如果底面变薄，则可能致使密封材料容易流动，从而引起布线等的短路。对此，在专利文献1中公开了在封装的侧面形成贯通孔，可以使封装的厚度变得更薄等的结构的电子器件。根据该电子器件，除了通过提高封装底面的强度而实现了薄型化以外，通过在可以设定得比底面更厚的侧面上设置贯通孔，在抑制密封材料的流动而防止短路等方面也可以得到改善，实现了品质的提高。 

专利文献1：日本特开2004-289238号公报 

但是，在现有技术中，为了对贯通孔进行密封，通常进行的是在贯通孔里设置密封材料并进行加热等这样的、仅用于密封贯通孔的一项工序。此外，还存在以下问题：密封材料和封装材料是不同的材料，在密封部分处会出现不同材料的边界，伴随封装的小型薄型化，密封强度和封装强度降低。 

发明内容

本发明正是为了解决上述问题中的至少一部分而完成的，可以作为以下应用例或方式来实现。 

[应用例1]本应用例的基体的特征在于，该基体具有能够搭载电子部件的搭载区域以及环状的密封面，在俯视所述区域时所述密封面围着所述区域， 

在所述密封面上固定着密封体， 

在所述密封面上存在贯通部，该贯通部是由所述密封体的壁面限定的凹部，并且在俯视时，该贯通部将所述搭载区域与所述密封面的外周侧之间连通。 

[应用例2]本应用例的基体的特征在于，所述密封体在所述贯通部处的露出面比所述密封体的其它部分的露出面靠近所述密封面侧。 

[应用例3]本实施方式的基体的特征还在于，所述密封体夹着所述贯通部固定于所述密封面。 

[应用例4]本实施方式的基体的特征还在于，所述密封体是通过加热而熔化的材料。 

[应用例5]本实施方式的基体的特征还在于，所述贯通部的截面形状是楔状。 

[应用例6]本应用例的电子器件的制造方法的特征在于，该制造方法包含以下步骤： 

准备基体的步骤，所述基体具有能够搭载电子部件的搭载区域和环状的密封面，俯视所述区域，所述密封面围着所述区域，并且在所述密封面上固定着密封体，并且在所述密封面上存在贯通部，该贯通部是由所述密封体的壁面限定的凹部，并且在俯视时，该贯通部将所述搭载区域与所述密封面的外周侧之间连通； 

将电子部件配置在所述搭载区域中的步骤； 

盖体设置步骤，以覆盖所述电子部件的方式，隔着所述密封体在所述基体上设置盖体； 

减压步骤，将所述基体、所述密封体以及所述盖体置于减压环境；以及 

在减压环境下使所述密封体熔化，通过所述密封体封闭所述贯通部的步骤。 

根据本应用例的电子器件的制造方法，在基体准备步骤中，重要的一点是设置于基体上的密封体具有贯通部。在盖体设置步骤中，即便以与基体之间夹持着密封部的方式设置盖体，也会成为这样的状态：该贯通部将由盖体和基体形成的收纳电子部件的空间与基体的外部侧连通。在该状态下，在减压步骤中，该空间的空气等从贯通部排出，空间内成为减压状态，并且，在通过加热步骤逐渐进行加热时，密封体适度地熔化，以堵塞贯通部的方式移动并阻断连通状态。即，贯通部是用于从空间中抽取空气等而使空间成为减压环境的部位。而且，当空间成为减压环境并加热时，通过熔化的密封体将贯通部堵塞，由此空间被密闭为减压环境的状态。经过这样的制造步骤，与在基体等上设置减压排气用的孔，并利用与基体等不同的密封材料进行孔密封的现有技术相比，电子器件既能够保持密封强度又能够抑制基体等的强度降低，能够实现 小型薄型化。此外，根据该电子器件的制造方法，可以通过加热步骤这一个步骤来进行基体与盖体的接合以及贯通部的封闭，因此，有助于消减工时。 

[应用例7]在上述应用例记载的电子器件的制造方法中，优选的是，所述基体准备步骤包含：在所述基体上配置所述密封体的密封体配置步骤；以及所述密封体配置步骤后的、在所述密封体上形成所述贯通部的贯通部形成步骤。