[发明专利]移位寄存器

权利要求书

1.一种移位寄存器，其特征在于，所述移位寄存器包含多级，{S_n},n=1,2，...,N，N为一正整数，其中所述每级包含：

一上拉电路具有一输入端，用以接收一第一时序信号（CK1）、一输出端，用以响应输出一输出信号（O_n）与一输入节点（Q_n）；

一上拉控制电路电性耦接于所述上拉电路的输入节点（Q_n）并配置以当接收一第一信号时，所述上拉控制电路将响应产生一信号，并提供至所述上拉电路的输入节点（Q_n），进而开启所述上拉电路；

一下拉电路电性耦接所述上拉电路的输入节点（Q_n）并配置以提供一第一电压至所述输入节点（Q_n）与所述上拉电路的输出端其中之一；

一下拉控制电路配置以接收一第三信号（CK2）与一第四信号（XCK2）其中之一，并响应产生所述第一电压，使开启所述S_n级的下拉电路与所述S_n-1级和所述S_n+1级其中之一的下拉电路；以及

一关键下拉电路配置以接收一第二输入信号。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一信号相对应于所述第n-1级S_n-1的输出信号（O_n-1），并且其中所述第二输入信号相对应于所述第n+1级S_n+1的输出信号（O_n+1）。

3.如权利要求1所述的移位寄存器，其特征在于，所述第一信号相对应于所述第n-1级S_n-1的输出信号（O_n-1），并且其中所述第二输入信号相对应于所述第n+2级S_n+2的输出信号（O_n+2）。

4.如权利要求1所述的移位寄存器，其特征在于，所述上拉电路包含一第一晶体管（T1）具有一栅极电性耦接一输入节点（Q_n）、一源极电性耦接所述输出端，用以接收所述第一时序信号（CK1）与所述第二时锺信号（XCK1）其中之一与一漏极电性耦接所述输出端，用以输出所述输出信号（O_n）。

5.如权利要求3所述的移位寄存器，其特征在于，所述上拉控制电路包含：

一第三晶体管（T3）具有一栅极、一源极电性耦接所述第n-1级S_n-1用以从中接收输出信号（O_n-1）与一漏极电性耦接所述上拉电路的输入节点（Q_n）；以及

一第四晶体管（T4）具有一栅极电性耦接所述第n-1级S_n-1的上拉电路的输入节点（Q_n-1）、一源极的配置是用以当所述上拉电路的输入端接收到一第一时锺信号（CK1）时，接收第二时序信号（XCK1），或用以当所述上拉电路的输入端接收到一第一时锺信号（XCK1）时，接收第二时序信号（CK1）、与一漏极电性耦接所述第三晶体管（T3）的栅极。

6.如权利要求5所述的移位寄存器，其特征在于，所述下拉控制电路包含：

一第七晶体管（T7）具有一栅极配置以接收一第三时序信号（CK2）、一源极电性耦接所述栅极与一漏极电性耦接一节点（K）；

一第八晶体管（T8）具有一栅极电性耦接所述第n-1级S_n-1的上拉电路的输入节点（Q_n-1）、一源极电性耦接所述节点（K）与一漏极配置以接收一供应电压（VSS）；以及

一第九晶体管（T9）具有一栅极电性耦接所述上拉电路的输入节点（Q_n）、一源极电性耦接所述节点（K）与一漏极配置以接收所述供应电压（VSS）。

7.如权利要求6所述的移位寄存器，其特征在于，所述下拉电路包含：

一第十三晶体管（T13）具有一栅电性耦接所述下拉电路的节点（K）、一源极电性耦接所述输入节点（Q_n）与一漏极配置以接收所述供应电压（VSS）；以及

一第十四晶体管（T14）具有一栅极电性耦接所述下拉控制电路的节点（K）、一源极电性耦接所述上拉电路的输出端与一漏极配置以接收所述供应电压（VSS）。